原標(biāo)題：如何為其高速ADC設(shè)計(jì)清潔電源？

為高速ADC（模數(shù)轉(zhuǎn)換器）設(shè)計(jì)清潔電源是確保其性能（如信噪比、無(wú)雜散動(dòng)態(tài)范圍、線性度等）的關(guān)鍵。高速ADC對(duì)電源噪聲極其敏感，電源噪聲會(huì)直接耦合到ADC的模擬輸入和時(shí)鐘信號(hào)中，導(dǎo)致性能下降。以下是設(shè)計(jì)清潔電源的詳細(xì)方法和關(guān)鍵步驟：

一、高速ADC電源噪聲的主要來(lái)源

1. 電源本身噪聲：開(kāi)關(guān)電源（如DC-DC轉(zhuǎn)換器）的高頻開(kāi)關(guān)噪聲。

2. 地線反彈：數(shù)字電路的瞬態(tài)電流通過(guò)地線回流時(shí)引起的電壓波動(dòng)。

3. 耦合干擾：電源線與信號(hào)線之間的電磁耦合。

4. 元件噪聲：電源濾波元件（如電容、電感）的寄生參數(shù)引入的噪聲。

二、設(shè)計(jì)清潔電源的核心原則

1. 低噪聲供電：為ADC的模擬部分和時(shí)鐘信號(hào)提供低噪聲、低紋波的電源。

2. 隔離與屏蔽：將數(shù)字電源和模擬電源隔離，減少數(shù)字噪聲的耦合。

3. 濾波與穩(wěn)壓：在電源輸入端和關(guān)鍵節(jié)點(diǎn)添加濾波和穩(wěn)壓電路。

4. 合理布局：優(yōu)化PCB布局，減少電源噪聲的傳播路徑。

三、具體設(shè)計(jì)步驟與方案

1. 電源拓?fù)溥x擇

• 模擬電源：優(yōu)先選擇線性穩(wěn)壓器（LDO），因其輸出噪聲低（通常為幾μVrms），適合為ADC的模擬部分供電。

• 示例：選擇低噪聲LDO（如TI的TPS7A4700，噪聲<1μVrms）。

• 數(shù)字電源：可使用開(kāi)關(guān)電源（DC-DC），但需通過(guò)濾波和LDO進(jìn)一步降噪。

• 示例：在DC-DC輸出端添加LC濾波器和LDO，為ADC的數(shù)字部分供電。

2. 電源濾波設(shè)計(jì)

• 輸入濾波：在電源輸入端添加π型濾波器（L-C-L）或LC濾波器，抑制高頻噪聲。

• 示例：使用10μH電感和10μF陶瓷電容組成LC濾波器，截止頻率約1.6MHz。

• 去耦電容：在ADC的電源引腳附近添加去耦電容，提供瞬態(tài)電流并抑制高頻噪聲。

• 示例：使用0.1μF陶瓷電容（高頻去耦）和10μF鉭電容（低頻去耦）并聯(lián)。

3. 電源隔離與屏蔽

• 隔離設(shè)計(jì)：

• 使用磁珠或共模電感隔離數(shù)字和模擬電源。

• 示例：在數(shù)字電源和模擬電源之間添加磁珠（如Murata的BLM18PG121SN1），抑制高頻噪聲。

• 屏蔽設(shè)計(jì)：

• 對(duì)敏感電路（如ADC的模擬部分）進(jìn)行屏蔽，減少外部噪聲的干擾。

• 示例：使用金屬屏蔽罩覆蓋ADC及其模擬電路。

4. PCB布局優(yōu)化

• 分區(qū)布局：

• 將ADC的模擬部分、數(shù)字部分和電源部分分開(kāi)布局，減少數(shù)字噪聲對(duì)模擬部分的干擾。

• 示例：在PCB上劃分模擬區(qū)、數(shù)字區(qū)和電源區(qū)，并使用地線隔離。

• 地線設(shè)計(jì)：

• 使用單點(diǎn)接地或星形接地，避免地線環(huán)路。

• 示例：將模擬地和數(shù)字地通過(guò)磁珠或0Ω電阻單點(diǎn)連接。

• 走線優(yōu)化：

• 縮短高頻信號(hào)的走線長(zhǎng)度，減少寄生電感和電容。

• 示例：將ADC的電源引腳與去耦電容之間的走線長(zhǎng)度控制在1mm以內(nèi)。

5. 時(shí)鐘信號(hào)供電

• 獨(dú)立供電：為ADC的時(shí)鐘信號(hào)提供獨(dú)立的電源，避免與數(shù)字和模擬電源共用。

• 低噪聲設(shè)計(jì)：使用LDO為時(shí)鐘電路供電，并添加濾波電容。

• 示例：使用TI的LP5907 LDO為時(shí)鐘緩沖器供電，噪聲<6μVrms。

6. 參考電壓設(shè)計(jì)

• 低噪聲參考源：選擇低噪聲的電壓基準(zhǔn)源（如ADR4550，噪聲<0.75μVp-p）。

• 濾波與去耦：在參考電壓引腳附近添加去耦電容，抑制噪聲。

• 示例：使用0.1μF陶瓷電容和10μF鉭電容并聯(lián)。

四、電源噪聲測(cè)試與驗(yàn)證

1. 測(cè)試工具：

• 使用低噪聲示波器（如Keysight DSOX4054A）和頻譜分析儀（如R&S FSV）測(cè)量電源噪聲。

• 使用近場(chǎng)探頭（如Tektronix P6060A）檢測(cè)PCB上的噪聲分布。

2. 測(cè)試方法：

• 測(cè)量電源的紋波和噪聲（通常在20MHz帶寬內(nèi)）。

• 測(cè)量ADC輸出信號(hào)的相位噪聲和頻譜純度，驗(yàn)證電源噪聲的影響。

3. 優(yōu)化調(diào)整：

• 根據(jù)測(cè)試結(jié)果調(diào)整濾波參數(shù)、去耦電容或PCB布局，直到滿足性能要求。

五、典型案例：14位125MSPS ADC的電源設(shè)計(jì)

需求：

• ADC模擬電源：3.3V，噪聲<1mVrms。

• ADC數(shù)字電源：1.8V，噪聲<5mVrms。

• 時(shí)鐘電源：2.5V，噪聲<2mVrms。

方案：

1. 模擬電源：

• 使用DC-DC（如TI的TPS54331）將5V轉(zhuǎn)換為3.3V。

• 在DC-DC輸出端添加LC濾波器（10μH電感+10μF陶瓷電容）。

• 使用LDO（如TI的TPS7A4700）將3.3V進(jìn)一步穩(wěn)壓至3.3V，噪聲<1μVrms。

2. 數(shù)字電源：

• 使用DC-DC（如TI的TPS54331）將5V轉(zhuǎn)換為1.8V。

• 在DC-DC輸出端添加LC濾波器和LDO（如TI的LP5907），噪聲<5mVrms。

3. 時(shí)鐘電源：

• 使用LDO（如TI的LP5907）將3.3V轉(zhuǎn)換為2.5V，噪聲<2mVrms。

4. 濾波與去耦：

• 在ADC的電源引腳附近添加0.1μF陶瓷電容和10μF鉭電容。

• 在電源輸入端添加π型濾波器（L-C-L）。

5. PCB布局：

• 將模擬區(qū)、數(shù)字區(qū)和電源區(qū)分開(kāi)，使用地線隔離。

• 時(shí)鐘信號(hào)走線遠(yuǎn)離電源線和數(shù)字信號(hào)線。

效果：

• 電源噪聲：模擬電源噪聲<1mVrms，數(shù)字電源噪聲<5mVrms，時(shí)鐘電源噪聲<2mVrms。

• ADC性能：SNR提高3dB，SFDR提高10dB。

六、總結(jié)：高速ADC清潔電源設(shè)計(jì)的關(guān)鍵點(diǎn)

1. 電源拓?fù)溥x擇：模擬電源優(yōu)先用LDO，數(shù)字電源可用DC-DC+LDO。

2. 濾波與穩(wěn)壓：在電源輸入端和關(guān)鍵節(jié)點(diǎn)添加濾波和穩(wěn)壓電路。

3. 隔離與屏蔽：隔離數(shù)字和模擬電源，屏蔽敏感電路。

4. PCB布局優(yōu)化：分區(qū)布局、單點(diǎn)接地、縮短高頻走線。

5. 時(shí)鐘與參考電壓：獨(dú)立供電，低噪聲設(shè)計(jì)。

6. 測(cè)試與驗(yàn)證：使用示波器和頻譜分析儀測(cè)量電源噪聲，優(yōu)化設(shè)計(jì)。

七、推薦元件與工具

八、直接結(jié)果與分析

1. 電源噪聲顯著降低：通過(guò)LDO和濾波電路，電源噪聲可降低至μVrms級(jí)別。

2. ADC性能提升：清潔電源可提高ADC的SNR和SFDR，減少諧波和互調(diào)失真。

3. 系統(tǒng)可靠性提高：減少電源噪聲對(duì)ADC的干擾，提高系統(tǒng)的長(zhǎng)期穩(wěn)定性和可靠性。

通過(guò)系統(tǒng)化的電源設(shè)計(jì)，可以為高速ADC提供清潔、穩(wěn)定的電源，確保其性能達(dá)到最佳狀態(tài)。