新思科技DesignWare 112G Ethernet PHY IP經(jīng)驗證可用于5nm制程高性能計算SOC,具有更佳PPA


原標(biāo)題:新思科技DesignWare 112G Ethernet PHY IP經(jīng)驗證可用于5nm制程高性能計算SOC,具有更佳PPA
新思科技(Synopsys, Inc.)推出的DesignWare 112G Ethernet PHY IP已經(jīng)過驗證,可用于5nm制程的高性能計算SoC,并且在性能、功耗和面積(PPA)方面表現(xiàn)出色。以下是對該IP的詳細解析:
一、技術(shù)驗證與制程支持
DesignWare 112G Ethernet PHY IP已經(jīng)獲得了在5nm FinFET工藝上的硅認(rèn)證,這意味著它已經(jīng)在該先進制程上通過了實際的芯片制造和測試流程,驗證了其在該制程上的可行性和穩(wěn)定性。這一認(rèn)證確保了該IP可以在5nm制程的高性能計算SoC中有效工作。
二、性能優(yōu)勢
長距離連接性能:DesignWare 112G Ethernet PHY IP具有無與倫比的長距離連接性能,支持大于40dB的插入損耗。這意味著它可以在信號衰減較大的環(huán)境中保持穩(wěn)定的連接,適用于需要長距離傳輸?shù)膽?yīng)用場景。
零誤碼率:在大于40dB的通道中,該IP展示了前向糾錯后的零誤碼率,確保了數(shù)據(jù)傳輸?shù)臏?zhǔn)確性和可靠性。
低功耗:該IP提供了低于5 pJ/bit的功耗效率,有助于降低整個SoC的功耗,延長設(shè)備的電池壽命。
三、面積效率與布局優(yōu)化
得益于DesignWare 112G Ethernet PHY IP的面積效率,開發(fā)者能夠使用可感知布局的IP核來優(yōu)化高密度的片上系統(tǒng)(SoC)。通過最大限度地在裸片的四角進行堆疊和布局,可以提高邊帶寬,進一步優(yōu)化SoC的性能和功耗。
四、全面的解決方案與支持
新思科技為DesignWare 112G Ethernet PHY IP提供了全面的解決方案,包括布線可行性研究、封裝基板指南、信號和電源完整性模型以及深入的串?dāng)_分析。這些支持確保了快速可靠的SoC集成,降低了集成風(fēng)險。
五、應(yīng)用場景與重要性
DesignWare 112G Ethernet PHY IP是新思科技面向高性能云計算應(yīng)用的綜合IP產(chǎn)品組合的一部分。隨著云計算、大數(shù)據(jù)和人工智能等技術(shù)的快速發(fā)展,高性能計算SoC的需求日益增長。該IP的推出滿足了這一市場需求,為開發(fā)者提供了先進、可靠且高效的解決方案。
六、總結(jié)
綜上所述,新思科技的DesignWare 112G Ethernet PHY IP在5nm制程高性能計算SoC中具有顯著的性能、功耗和面積優(yōu)勢。其長距離連接性能、零誤碼率和低功耗等特點使得該IP成為高性能云計算應(yīng)用的理想選擇。同時,新思科技提供的全面解決方案和支持也確保了快速可靠的SoC集成。
責(zé)任編輯:
【免責(zé)聲明】
1、本文內(nèi)容、數(shù)據(jù)、圖表等來源于網(wǎng)絡(luò)引用或其他公開資料,版權(quán)歸屬原作者、原發(fā)表出處。若版權(quán)所有方對本文的引用持有異議,請聯(lián)系拍明芯城(marketing@iczoom.com),本方將及時處理。
2、本文的引用僅供讀者交流學(xué)習(xí)使用,不涉及商業(yè)目的。
3、本文內(nèi)容僅代表作者觀點,拍明芯城不對內(nèi)容的準(zhǔn)確性、可靠性或完整性提供明示或暗示的保證。讀者閱讀本文后做出的決定或行為,是基于自主意愿和獨立判斷做出的,請讀者明確相關(guān)結(jié)果。
4、如需轉(zhuǎn)載本方擁有版權(quán)的文章,請聯(lián)系拍明芯城(marketing@iczoom.com)注明“轉(zhuǎn)載原因”。未經(jīng)允許私自轉(zhuǎn)載拍明芯城將保留追究其法律責(zé)任的權(quán)利。
拍明芯城擁有對此聲明的最終解釋權(quán)。