Dallas Semiconductor的DS2155或DS21455單芯片收發(fā)器(SCT)可用于創(chuàng)建與日本JJ-20.11標(biāo)準(zhǔn)兼容的接口。DS2155和DS21455都有一個(gè)數(shù)字多路復(fù)用器和I/O接口，提供對(duì)幀和LIU部分之間的時(shí)鐘和雙極數(shù)據(jù)信號(hào)的訪問。通過FPGA或CPLD，可以修改數(shù)據(jù)流以支持JJ-20.11標(biāo)準(zhǔn)。由于LIU已經(jīng)具有編碼和解碼JJ-20.11中使用的編碼標(biāo)記反轉(zhuǎn)(CMI)信號(hào)的能力，因此只需要稍微修改以增加接收信號(hào)的增益。

介紹

本應(yīng)用說明描述了如何使用Dallas Semiconductor DS2155或DS21455單芯片收發(fā)器(SCT)創(chuàng)建與日本JJ-20.11標(biāo)準(zhǔn)兼容的接口。JJ-20.11標(biāo)準(zhǔn)描述了符合JJ-20.10標(biāo)準(zhǔn)的日本專用交換機(jī)(PBX)系統(tǒng)使用的電氣和物理?xiàng)l件。DS2155和DS21455都有一個(gè)數(shù)字多路復(fù)用器和I/O接口，提供對(duì)幀和LIU部分之間的時(shí)鐘和雙極數(shù)據(jù)信號(hào)的訪問。看到圖1． 控制數(shù)據(jù)流到I/O信號(hào)很簡(jiǎn)單，并且可以用LBCR在軟件中執(zhí)行。LIUC寄存器位和/或在硬件中使用LIUC引腳。通過FPGA或CPLD，可以修改數(shù)據(jù)流以支持JJ-20.11標(biāo)準(zhǔn)。由于LIU可以編碼和解碼JJ-20.11中使用的編碼標(biāo)記反轉(zhuǎn)(CMI)信號(hào)，因此只需要稍微修改即可增加接收信號(hào)的增益。下面的信息和詳細(xì)的圖表解釋了支持JJ-20.11標(biāo)準(zhǔn)所需的所有更改。

圖1所示。DS2155收發(fā)器簡(jiǎn)化框圖。

Receive-Side設(shè)計(jì)

JJ-20.11標(biāo)準(zhǔn)使用違反CMI編碼方案的代碼來指示256位幀的第一個(gè)位。接收-外部電路，圖7在附錄中，監(jiān)視RPOSO和RNEGO信號(hào)，并檢測(cè)CMI雙極違反(BPV)，從而啟動(dòng)延遲計(jì)數(shù)器。然后將RPOSO和RNEGO組合成單極數(shù)據(jù)流并通過8位移位寄存器。當(dāng)計(jì)數(shù)器達(dá)到129 (JJ-20.11時(shí)隙16的開始)時(shí)，它導(dǎo)致移位寄存器交替地將E1幀對(duì)齊信號(hào)(FAS)和非幀對(duì)齊信號(hào)(NFAS)模式加載到時(shí)隙16中，從而覆蓋JJ-20.11數(shù)據(jù)流的未使用部分。修改后的數(shù)據(jù)流然后同時(shí)在RPOSI和RNEGI輸入，這允許幀在單極模式下操作。圖2詳細(xì)說明接收端數(shù)據(jù)流被外部電路修改后的位時(shí)序。

圖2。接收同步幀和位信息。

因?yàn)镕AS/NFAS模式插入到數(shù)據(jù)流的時(shí)隙16中，所以幀者將與此模式對(duì)齊，有效地將所有的j -20.11時(shí)隙向前移動(dòng)16個(gè)通道。因此，j -20.11幀模式從時(shí)隙0被轉(zhuǎn)移到時(shí)隙16，允許多幀對(duì)齊、報(bào)警指示和信號(hào)位被內(nèi)部幀寄存器RS1到RS16讀取。因?yàn)閹叩膬?nèi)部寄存器空間是JJ-20.11多幀的兩倍大，這些寄存器實(shí)際上將保存JJ-20.11信息的兩個(gè)連續(xù)多幀。軟件只需要定位寄存器第3位的零，這表示JJ-20.11幀模式的多幀對(duì)齊。

由于時(shí)隙向前移動(dòng)了16個(gè)信道，外部設(shè)備必須考慮到這個(gè)時(shí)隙。這些設(shè)備包括任何連接到幀的接收串行數(shù)據(jù)(RSER)或接收同步信號(hào)(RSYNC)。表1顯示了相對(duì)于JJ-20.11標(biāo)準(zhǔn)的移位模式和每個(gè)時(shí)隙的位置。由于該標(biāo)準(zhǔn)是為通常只承載語音流量的PBX系統(tǒng)設(shè)計(jì)的，因此這種時(shí)隙移位不應(yīng)構(gòu)成問題。由于語音數(shù)據(jù)通常是通過管道傳輸?shù)絇CM編解碼器設(shè)備中，以便轉(zhuǎn)換為電話線，因此系統(tǒng)操作員可以對(duì)這些線路任意編號(hào)。如果有必要恢復(fù)相對(duì)于RSYNC脈沖的原始時(shí)隙映射，則已經(jīng)存在的FPGA或CPLD邏輯可以執(zhí)行此功能。一個(gè)簡(jiǎn)單的延遲計(jì)數(shù)器將RSYNC脈沖移動(dòng)128位，將所有時(shí)隙恢復(fù)到原始位置。

表1。修改幀對(duì)齊后接收時(shí)隙映射

Transmit-Side設(shè)計(jì)

當(dāng)發(fā)送端處于E1模式時(shí)，可以通過發(fā)送信令寄存器TS1 ~ TS16將j -20.11同步、告警指示和信令位信息插入數(shù)據(jù)流。另外，JJ-20.11時(shí)隙0可以在TSER外部插入，這將需要額外的硬件。這里不討論這個(gè)過程。因?yàn)閹瑢⑦@些寄存器的內(nèi)容插入到時(shí)隙16中，所以用戶需要在TSER中偏移16個(gè)通道的數(shù)據(jù)。這種半幀偏移確保在外部FPGA或CPLD修改數(shù)據(jù)流后，信令寄存器的內(nèi)容將實(shí)際映射到JJ-20.11時(shí)隙0。為了執(zhí)行移位，TCHBLK引腳被編程為在時(shí)隙16期間活動(dòng)，如圖所示圖3．

圖3。發(fā)送端背板定時(shí)。

TCHBLK信號(hào)在系統(tǒng)中有雙重用途。首先，外電路利用它對(duì)TPOSO和TNEGO信號(hào)進(jìn)行修改，生成BPV, BPV表示JJ-20.11幀的第一個(gè)比特。其次，它用于指示JJ-20.11幀的開始，以便TSER中的數(shù)據(jù)可以正確對(duì)齊。在軟件中，TSYNC引腳需要被編程為使用IOCR1的輸出。TSIO寄存器位，TCHBLK需要在使用TCBR3的時(shí)隙16期間編程為高電平。CH17寄存器位。(注意，由于各種規(guī)范中使用的編號(hào)約定，時(shí)間槽16也是頻道17。)

傳輸外部電路;圖8在附錄中，延遲TCHBLK信號(hào)以解釋TSER輸入與TPOSO和TNEGO輸出之間的內(nèi)部延遲。一旦延遲的TCHBLK變高以指示j -20.11幀的開始，切換觸發(fā)器被觸發(fā)，導(dǎo)致TPOSO和TNEGO映射的變化。通常，TPOSO輸出連接到TPOSI輸入，TNEGO輸出連接到TNEGI輸入，從而允許數(shù)據(jù)流到線接口單元(LIU)不變。然而，觸發(fā)器狀態(tài)的變化將TPOSO連接到TNEGI, TNEGO連接到TPOSI。在觸發(fā)器狀態(tài)下的另一個(gè)后續(xù)更改將恢復(fù)原始映射。雖然映射的變化不會(huì)影響數(shù)據(jù)流，但它確實(shí)會(huì)導(dǎo)致緊接在狀態(tài)變化之后的脈沖以與前一個(gè)脈沖相同的極性傳輸。這就產(chǎn)生了BPV，用來表示JJ-20.11幀的開始。圖4詳細(xì)說明通過外部電路修改后的發(fā)送端數(shù)據(jù)流位時(shí)序。

圖4。發(fā)送端幀到劉定時(shí)。

由于時(shí)隙向前移動(dòng)了16個(gè)信道，外部設(shè)備必須考慮到這個(gè)時(shí)隙。這些設(shè)備包括任何連接到幀發(fā)送串行數(shù)據(jù)(TSER)或發(fā)送同步信號(hào)(TSYNC)的設(shè)備。表2顯示了相對(duì)于JJ-20.11標(biāo)準(zhǔn)的移位模式和每個(gè)時(shí)隙的位置。由于該標(biāo)準(zhǔn)是為通常只承載語音流量的PBX系統(tǒng)設(shè)計(jì)的，因此這種時(shí)隙移位不應(yīng)構(gòu)成問題。由于語音數(shù)據(jù)通常由PCM編解碼設(shè)備從電話線轉(zhuǎn)換后提供，因此系統(tǒng)操作員可以對(duì)這些線路任意編號(hào)。如果有必要恢復(fù)相對(duì)于TSYNC脈沖的原始時(shí)隙映射，則已經(jīng)存在的FPGA或CPLD邏輯可以執(zhí)行此功能。一個(gè)簡(jiǎn)單的延遲計(jì)數(shù)器將TSYNC脈沖移動(dòng)128位，將所有時(shí)隙恢復(fù)到原始位置。

表2。改變幀對(duì)齊后傳輸時(shí)隙映射

網(wǎng)絡(luò)接口設(shè)計(jì)

所示的網(wǎng)絡(luò)接口圖5是直接的，只需要幾個(gè)無源組件和一個(gè)比較器來發(fā)送和接收符合JJ-20.11的信號(hào)。傳輸接口非常簡(jiǎn)單，因?yàn)門TIP驅(qū)動(dòng)器足夠強(qiáng)，可以產(chǎn)生必要的輸出脈沖到1:1變壓器中。

圖5。網(wǎng)絡(luò)接口電路的圖示。

圖6。CMI脈沖傳輸?shù)?10歐姆終止負(fù)載。

圖6顯示傳輸輸出被驅(qū)動(dòng)到110歐姆負(fù)載的作用域圖。信號(hào)幅值略低，但滿足3.0V±0.75V(P-P)標(biāo)準(zhǔn)。如果需要增加輸出信號(hào)的幅度，將變壓器繞組改為1:1.15，將幅度精確地設(shè)置為3.0V(P-P)。

接收接口需要一個(gè)比較器，因?yàn)镽TIP引腳只能在正常CMOS電壓水平下解碼CMI編碼信號(hào)。然而，JJ-20.11規(guī)定，在最大電纜損耗為13dB的情況下，正常接收應(yīng)該是可能的。在2.25V(P-P)的最低指定發(fā)射輸出電平下，恢復(fù)的信號(hào)將約為0.5V(P-P)，太低而無法觸發(fā)CMOS輸入的高閾值電壓。雖然幾乎任何高速單電壓軌比較器都可以在電路中使用，但MAX999或MAX9140比較器是不錯(cuò)的選擇。這兩種設(shè)備都采用小型5針SOT23封裝，高速運(yùn)行，功耗非常低。剩余的外部元件終止線路并使比較器偏置。兩個(gè)55歐姆電阻在線路上表現(xiàn)為110歐姆負(fù)載，使反射最小化。兩個(gè)15k歐姆電阻偏置來自線路的輸入信號(hào)，使比較器工作在必要的最低規(guī)定電壓以下。

軟件寄存器編程

軟件設(shè)計(jì)很簡(jiǎn)單，不需要任何處理器密集型操作。當(dāng)SCT重置完成后，通過寫入少量寄存器來執(zhí)行初始化。應(yīng)該初始化的最后一個(gè)寄存器是TS1到TS16。這些寄存器保持JJ-20.11幀結(jié)構(gòu)，并且應(yīng)該包含中性值。因?yàn)樵诙鄮Y(jié)構(gòu)中使用比特有多種標(biāo)準(zhǔn)，所以本文不涉及確切的比特設(shè)置。值得注意的是，JJ-20.11幀結(jié)構(gòu)只有8幀長(zhǎng)，所以寄存器TS9到TS16應(yīng)該只包含寄存器TS1到TS8中數(shù)據(jù)的副本。下面是寄存器初始化的一個(gè)簡(jiǎn)短示例表3．

表3。注冊(cè)初始化示例

*只有當(dāng)LIUC引腳處于HIGH狀態(tài)時(shí)才需要。

一旦SCT初始化，軟件只需要監(jiān)控RS1到RS16寄存器的新報(bào)警狀態(tài)，并重新配置TS1到TS8(通過TS9到TS16的數(shù)據(jù)拷貝)寄存器來指示任何報(bào)警條件。當(dāng)監(jiān)控RS1到RS16時(shí)，軟件必須檢查數(shù)據(jù)的第2位是否存在多幀指示器，因?yàn)镽S1寄存器可能與多幀的開始不對(duì)齊。這個(gè)動(dòng)作會(huì)給處理器增加一些工作量，但在一個(gè)簡(jiǎn)單的寄存器重新映射或數(shù)據(jù)復(fù)制例程中很容易克服。發(fā)送寄存器和接收寄存器中的數(shù)據(jù)將每?jī)蓚€(gè)多幀更新一次，如狀態(tài)寄存器4中的TMF和RMF位所示。可能需要實(shí)現(xiàn)一些軟件功能來進(jìn)行通道空閑、通道監(jiān)控或環(huán)回和測(cè)試操作。

如有任何其他問題或意見，請(qǐng)參閱本文檔末尾的參考資料。

附錄

圖7。接收同步電路圖。

圖8。發(fā)射雙極性沖突發(fā)生器的示意圖。

參考文獻(xiàn)
關(guān)于JJ-20.11接口設(shè)計(jì)的更多問題，請(qǐng)通過電子郵件聯(lián)系電信應(yīng)用支持團(tuán)隊(duì)。