74LS74 是一種雙 D 觸發(fā)器集成電路，它包含兩個(gè)獨(dú)立的上升沿觸發(fā)的 D 觸發(fā)器。74LS74 芯片采用低功耗肖特基（LS）工藝制造，具有速度快、功耗低、抗干擾能力強(qiáng)等優(yōu)點(diǎn)，廣泛應(yīng)用于數(shù)字電路中的數(shù)據(jù)存儲(chǔ)、同步、分頻等場(chǎng)景。

74LS74 引腳功能

74LS74 芯片通常有 14 個(gè)引腳，其引腳功能如下（以常見(jiàn)的 DIP 封裝為例）：

74LS74 內(nèi)部電路結(jié)構(gòu)

74LS74 內(nèi)部包含兩個(gè)完全相同的 D 觸發(fā)器，每個(gè) D 觸發(fā)器主要由數(shù)據(jù)輸入電路、時(shí)鐘控制電路、主從觸發(fā)器電路和輸出緩沖電路組成。

數(shù)據(jù)輸入電路

數(shù)據(jù)輸入端 D 接收外部輸入的數(shù)據(jù)信號(hào)，該信號(hào)經(jīng)過(guò)緩沖和整形后，準(zhǔn)備在時(shí)鐘信號(hào)的作用下被鎖存。

時(shí)鐘控制電路

時(shí)鐘輸入端 CLK 用于控制 D 觸發(fā)器的狀態(tài)更新時(shí)刻。74LS74 是上升沿觸發(fā)的 D 觸發(fā)器，當(dāng)時(shí)鐘信號(hào)從低電平跳變到高電平的瞬間（上升沿），觸發(fā)器會(huì)對(duì)輸入數(shù)據(jù) D 進(jìn)行采樣和鎖存。

主從觸發(fā)器電路

主從觸發(fā)器是 D 觸發(fā)器的核心部分，它采用主從結(jié)構(gòu)來(lái)實(shí)現(xiàn)數(shù)據(jù)的鎖存和輸出。在時(shí)鐘的低電平期間，主觸發(fā)器接收數(shù)據(jù)輸入端 D 的信號(hào)；在時(shí)鐘的上升沿，主觸發(fā)器將數(shù)據(jù)傳遞給從觸發(fā)器，從觸發(fā)器更新輸出狀態(tài)。

輸出緩沖電路

輸出緩沖電路用于對(duì)從觸發(fā)器的輸出信號(hào)進(jìn)行緩沖和放大，提高信號(hào)的驅(qū)動(dòng)能力，使其能夠穩(wěn)定地驅(qū)動(dòng)后續(xù)的負(fù)載電路。輸出緩沖電路通常由反相器組成，因此有兩個(gè)互補(bǔ)的輸出端 Q 和 Q。

74LS74 典型應(yīng)用電路圖及工作原理

數(shù)據(jù)寄存器電路

• 電路圖：將 74LS74 芯片中的一個(gè) D 觸發(fā)器的數(shù)據(jù)輸入端 D 連接外部數(shù)據(jù)源，時(shí)鐘輸入端 CLK 連接時(shí)鐘信號(hào)發(fā)生器，直接置位端 SD 和直接復(fù)位端 RD 接高電平（使其不起作用），輸出端 Q 和 Q 連接后續(xù)電路。

• 工作原理：當(dāng)時(shí)鐘信號(hào) CLK 出現(xiàn)上升沿時(shí)，D 觸發(fā)器將數(shù)據(jù)輸入端 D 的信號(hào)鎖存到觸發(fā)器中，輸出端 Q 的狀態(tài)與輸入數(shù)據(jù) D 相同，Q 的狀態(tài)與 Q 互補(bǔ)。在時(shí)鐘的其他時(shí)刻，輸出端 Q 和 Q 保持鎖存的狀態(tài)不變。

分頻器電路

• 電路圖：將 74LS74 芯片中的一個(gè) D 觸發(fā)器的輸出端 Q 反饋到數(shù)據(jù)輸入端 D，時(shí)鐘輸入端 CLK 連接外部時(shí)鐘信號(hào)，直接置位端 SD 和直接復(fù)位端 RD 接高電平，輸出端 Q 作為分頻后的信號(hào)輸出。

• 工作原理：假設(shè)初始狀態(tài) Q=0，當(dāng)時(shí)鐘信號(hào) CLK 第一次出現(xiàn)上升沿時(shí)，D=Q=0，觸發(fā)器保持 Q=0 的狀態(tài)；當(dāng)時(shí)鐘信號(hào) CLK 第二次出現(xiàn)上升沿時(shí)，D=Q=0 依然不變，觸發(fā)器狀態(tài)不變；當(dāng)時(shí)鐘信號(hào) CLK 第三次出現(xiàn)上升沿時(shí)，由于某種原因（如電路內(nèi)部狀態(tài)的變化或外部干擾），假設(shè) D 變?yōu)?1（實(shí)際電路中需要合理設(shè)計(jì)反饋邏輯），觸發(fā)器將 D=1 鎖存，Q 變?yōu)?1；當(dāng)時(shí)鐘信號(hào) CLK 第四次出現(xiàn)上升沿時(shí)，D=Q=1，觸發(fā)器保持 Q=1 的狀態(tài)。通過(guò)這樣的反饋邏輯，輸出信號(hào) Q 的頻率為輸入時(shí)鐘信號(hào)頻率的一半，實(shí)現(xiàn)了二分頻功能。

狀態(tài)機(jī)電路

• 電路圖：將 74LS74 芯片中的兩個(gè) D 觸發(fā)器組合使用，通過(guò)組合邏輯電路將兩個(gè)觸發(fā)器的輸出端 Q1、Q2 和外部輸入信號(hào)連接起來(lái)，作為下一個(gè)狀態(tài)的數(shù)據(jù)輸入端 D1、D2，時(shí)鐘輸入端 CLK 連接外部時(shí)鐘信號(hào)，直接置位端和直接復(fù)位端接高電平。

• 工作原理：在時(shí)鐘信號(hào) CLK 的上升沿，兩個(gè) D 觸發(fā)器根據(jù)數(shù)據(jù)輸入端 D1、D2 的信號(hào)更新?tīng)顟B(tài)。組合邏輯電路根據(jù)當(dāng)前狀態(tài)和外部輸入信號(hào)產(chǎn)生下一個(gè)狀態(tài)的數(shù)據(jù)，從而實(shí)現(xiàn)狀態(tài)機(jī)的狀態(tài)轉(zhuǎn)換。例如，設(shè)計(jì)一個(gè)簡(jiǎn)單的交通信號(hào)燈狀態(tài)機(jī)，有紅燈、綠燈、黃燈三種狀態(tài)，通過(guò) 74LS74 芯片中的兩個(gè) D 觸發(fā)器存儲(chǔ)當(dāng)前狀態(tài)，組合邏輯電路根據(jù)狀態(tài)和外部控制信號(hào)（如時(shí)間計(jì)時(shí)）產(chǎn)生下一個(gè)狀態(tài)的數(shù)據(jù)，使?fàn)顟B(tài)機(jī)在三種狀態(tài)之間循環(huán)轉(zhuǎn)換，控制交通信號(hào)燈的顯示。