74LS147 優(yōu)先編碼器：引腳圖、功能詳解與應用

74LS147 是一款在數(shù)字邏輯電路中廣泛應用的優(yōu)先編碼器芯片。作為德州儀器（Texas Instruments）等公司生產的 74LS 系列低功耗肖特基 TTL（Transistor-Transistor Logic）器件之一，它以其高效的編碼能力和可靠性，在各種數(shù)字系統(tǒng)中扮演著重要角色。優(yōu)先編碼器是一種特殊的編碼器，它能夠根據多個輸入信號中具有最高優(yōu)先級的那個信號，輸出對應的二進制編碼。這種特性使得 74LS147 在鍵盤掃描、數(shù)據選擇、中斷請求處理等場景中表現(xiàn)出色。

1. 芯片概述與基本功能

74LS147 是一款 9 輸入到 4 輸出的優(yōu)先編碼器。它的主要功能是將 9 個獨立的輸入線（標號為 1 到 9，但實際芯片引腳上通常用 1-9 的數(shù)字表示不同的輸入線）中的活動信號（低電平有效）轉換成一個 4 位的 BCD（Binary-Coded Decimal）編碼輸出。這里需要特別強調“優(yōu)先”二字。這意味著，如果同時有多個輸入線處于活動狀態(tài)（即為低電平），74LS147 不會簡單地疊加它們的影響，而是會識別并只對具有最高優(yōu)先級的那個輸入進行編碼。在 74LS147 中，輸入 9 具有最高優(yōu)先級，其次是 8，依此類推，直到輸入 1 具有最低優(yōu)先級。

其輸出是采用低電平有效（Active-LOW）的 BCD 碼。這意味著，當某個輸入被選中并編碼時，對應的輸出位將變?yōu)榈碗娖?。這種低電平有效的特性在許多數(shù)字系統(tǒng)中非常常見，并能與其他低電平有效的邏輯器件直接接口。

2. 74LS147 引腳圖與引腳功能詳解

理解任何集成電路的關鍵在于掌握其引腳圖和每個引腳的功能。74LS147 通常采用 16 引腳的雙列直插封裝（DIP-16）。下面詳細介紹每個引腳的名稱、編號以及功能。

2.1 74LS147 引腳圖

（由于我無法直接繪制圖形，這里將以文本形式描述典型的 74LS147 DIP-16 封裝的引腳排列。請注意，當您實際使用芯片時，務必參考芯片數(shù)據手冊以確認精確的引腳圖，因為不同的制造商或封裝類型可能存在細微差異，盡管 74LS 系列的標準引腳功能是通用的。）

      +---/---+
  14 -> |1   16| <- VCC
  15 -> |2   15| <- 1
  13 -> |3   14| <- 2
  12 -> |4   13| <- 3
  11 -> |5   12| <- 4
   9 -> |6   11| <- 5
   8 -> |7   10| <- 6
 GND -> |8    9| <- 7
      +--------+

上述簡化圖示中：

• VCC：電源正極。

• GND：接地。

• 數(shù)字 1-15 旁邊帶箭頭的表示引腳號和對應的輸入/輸出。

• 引腳 16 是 VCC，引腳 8 是 GND。

• 其他引腳代表輸入或輸出。

2.2 詳細引腳功能描述

以下是對 74LS147 各引腳的詳細功能解釋：

• VCC (引腳 16)：

• 功能：電源輸入引腳。為芯片提供正向工作電壓。對于 74LS 系列芯片，標準工作電壓通常為 +5V。穩(wěn)定的電源供應是芯片正常工作的基本前提。任何電壓波動或噪聲都可能影響芯片的性能和輸出的準確性。因此，在實際電路設計中，通常會在 VCC 引腳附近放置一個去耦電容（例如 0.1μF），以濾除電源噪聲，確保電源的純凈。

• GND (引腳 8)：

• 功能：接地引腳。為芯片提供公共參考地電位。所有信號電平都相對于這個地電位進行測量。正確接地對于防止噪聲干擾和確保電路的穩(wěn)定性至關重要。

• A0 (引腳 14)：

• 功能：BCD 編碼輸出的最低有效位（LSB）。當某個輸入被優(yōu)先編碼時，其二進制編碼的 A0 位將通過此引腳輸出。與其他輸出引腳一樣，A0 是低電平有效輸出，意味著當該位為邏輯“1”時，引腳輸出高電平；當該位為邏輯“0”時，引腳輸出低電平。

• A1 (引腳 13)：

• 功能：BCD 編碼輸出的次低有效位。

• A2 (引腳 12)：

• 功能：BCD 編碼輸出的次高有效位。

• A3 (引腳 11)：

• 功能：BCD 編碼輸出的最高有效位（MSB）。與 A0、A1 和 A2 共同構成 4 位 BCD 編碼輸出。

• I9 (引腳 1)：

• 功能：輸入 9。這是所有輸入中優(yōu)先級最高的輸入。如果 I9 為低電平，無論其他任何輸入是什么狀態(tài)，芯片都將輸出對應 9 的 BCD 編碼。I9 的高優(yōu)先級確保了在多輸入同時激活時，它能被優(yōu)先處理。

• I8 (引腳 2)：

• 功能：輸入 8。優(yōu)先級次于 I9，高于所有其他輸入。

• I7 (引腳 3)：

• 功能：輸入 7。優(yōu)先級次于 I8。

• I6 (引腳 4)：

• 功能：輸入 6。優(yōu)先級次于 I7。

• I5 (引腳 5)：

• 功能：輸入 5。優(yōu)先級次于 I6。

• I4 (引腳 6)：

• 功能：輸入 4。優(yōu)先級次于 I5。

• I3 (引腳 7)：

• 功能：輸入 3。優(yōu)先級次于 I4。

• I2 (引腳 9)：

• 功能：輸入 2。優(yōu)先級次于 I3。

• I1 (引腳 10)：

• 功能：輸入 1。這是所有輸入中優(yōu)先級最低的輸入。只有當所有其他優(yōu)先級更高的輸入（I2 到 I9）都為高電平（非活動狀態(tài)）時，I1 的狀態(tài)才會被考慮。

所有輸入引腳（I1-I9）都是低電平有效。這意味著當對應的物理按鍵被按下或傳感器檢測到事件時，會將該引腳拉低（邏輯 0）。當引腳處于高電平（邏輯 1）時，表示該輸入是非活動狀態(tài)。

3. 74LS147 功能描述與真值表

74LS147 的核心功能在于其優(yōu)先編碼邏輯。當多個輸入同時為低電平時，只有優(yōu)先級最高的那個輸入會被編碼。如果所有輸入都為高電平，則表示沒有任何輸入被激活，此時編碼器會輸出特定的默認狀態(tài)。

3.1 邏輯功能描述

74LS147 的邏輯行為可以用以下規(guī)則概括：

1. 優(yōu)先級原則：輸入 I9 具有最高優(yōu)先級，I8 次之，依此類推，I1 具有最低優(yōu)先級。

2. 低電平有效輸入：任何一個輸入（I1-I9）只要變?yōu)榈碗娖剑ㄟ壿?0），就被視為“激活”。

3. 高電平有效輸出：如果所有輸入都為高電平（邏輯 1），表示沒有輸入被激活。此時，74LS147 的所有輸出（A3、A2、A1、A0）都將為高電平（邏輯 1），這通常表示編碼器處于“無輸入”或“空閑”狀態(tài)。

4. 編碼輸出：當且僅當一個輸入（或優(yōu)先級最高的那個輸入）為低電平，而所有更高優(yōu)先級的輸入都為高電平時，該輸入的編號將被編碼成 4 位的 BCD 碼，并通過 A3、A2、A1、A0 引腳以低電平有效的方式輸出。例如，如果 I5 是唯一或優(yōu)先級最高的低電平輸入，則輸出將是 5 的 BCD 碼（0101），但由于是低電平有效，實際輸出將是 1010。

理解低電平有效輸出至關重要。一個數(shù)字的 BCD 碼是其二進制表示。例如，數(shù)字 5 的 BCD 碼是 0101。如果 74LS147 輸出 5，那么：

• A3 對應 BCD 碼的最高位 0，由于是低電平有效，A3 將輸出高電平。

• A2 對應 BCD 碼的次高位 1，由于是低電平有效，A2 將輸出低電平。

• A1 對應 BCD 碼的次低位 0，由于是低電平有效，A1 將輸出高電平。

• A0 對應 BCD 碼的最低位 1，由于是低電平有效，A0 將輸出低電平。 所以，實際輸出為：A3=H, A2=L, A1=H, A0=L。 這與我們直觀理解的 0101 是相反的，因為它是一個“反向”或“非門”輸出。

3.2 74LS147 真值表

下表詳細列出了 74LS147 在不同輸入組合下的輸出狀態(tài)。輸入 (I1-I9) 均為低電平有效，輸出 (A3-A0) 也為低電平有效。 在表中，'H' 表示高電平（邏輯 1），'L' 表示低電平（邏輯 0），'X' 表示不關心（可以是高電平或低電平）。

真值表解讀：

• 第一行顯示，當所有輸入都是高電平（未激活）時，所有輸出也都是高電平。

• 當 I9 為低電平（激活）時，無論 I8 到 I1 是什么狀態(tài)（X 代表不關心），輸出都將是對應數(shù)字 9 的反向 BCD 碼。原始 BCD 碼 1001 經過反向后變?yōu)?0110，因此 A3=L, A2=H, A1=H, A0=L。

• 類似地，當 I8 為低電平，且 I9 為高電平時，輸出是 8 的反向 BCD 碼。

• 這個優(yōu)先級編碼的特性是 74LS147 的核心優(yōu)勢。它簡化了電路設計，避免了需要額外邏輯來解決多輸入沖突的問題。

4. 內部邏輯與工作原理

74LS147 的內部是由復雜的門電路組成的。雖然我們通常不需要深入到每個門的連接細節(jié)，但了解其大致的工作原理有助于更好地使用它。

4.1 編碼機制

74LS147 的內部邏輯可以被概念化為一系列嵌套的或門和非門組合，以實現(xiàn)優(yōu)先選擇。當一個輸入引腳被拉低時，它會觸發(fā)內部的邏輯電路。由于其優(yōu)先級的設定，優(yōu)先級高的輸入會“抑制”或“阻塞”優(yōu)先級低的輸入對輸出的影響。

例如，如果 I9 被拉低，它會激活一個內部路徑，該路徑會強制輸出變?yōu)?9 的反向 BCD 碼，同時阻斷所有其他輸入（I1-I8）的任何潛在影響。只有當 I9 為高電平（未激活）時，內部邏輯才會檢查 I8。如果 I8 被拉低，它將激活其對應的路徑并輸出 8 的反向 BCD 碼，并同時阻斷 I1-I7 的影響。這個過程層層遞進，直到優(yōu)先級最低的 I1。

4.2 TTL 邏輯特性

作為 74LS 系列芯片，74LS147 基于 TTL 邏輯。

• 輸入特性：TTL 輸入在空閑狀態(tài)下通常通過內部上拉電阻保持在高電平。當外部設備將其拉低時，輸入才變?yōu)榈碗娖?。這使得它們可以直接與按鈕、開關或其他 TTL/CMOS 器件連接。

• 輸出特性：74LS147 的輸出是典型的 TTL 推挽（Totem-Pole）輸出。這意味著它既可以吸入電流（當輸出為低電平時），也可以源出電流（當輸出為高電平時）。這種輸出結構提供了良好的驅動能力，可以連接到其他邏輯門或 LED 等負載。然而，在使用低電平有效輸出時，連接到 LED 時通常需要將 LED 的陽極連接到 VCC，陰極通過限流電阻連接到 74LS147 的輸出引腳，這樣當輸出為低電平時 LED 才會亮起。

• 電源要求：TTL 器件通常需要 +5V 的電源。它們對電源噪聲比較敏感，因此去耦電容是推薦的。

• 功耗：74LS 系列是低功耗肖特基 TTL，相比于早期的 74 系列標準 TTL，它在保持較高速度的同時顯著降低了功耗。

5. 典型應用場景

74LS147 優(yōu)先編碼器因其獨特的優(yōu)先級選擇功能，在多種數(shù)字電路設計中都有廣泛應用。

5.1 鍵盤編碼器

這是 74LS147 最經典和直觀的應用之一。在需要處理多個按鍵輸入的系統(tǒng)中，例如數(shù)字鍵盤、計算器或游戲控制器，74LS147 可以高效地將按鍵的物理位置轉換為機器可讀的二進制代碼。

• 應用原理：將鍵盤上的 9 個按鍵（例如數(shù)字 1-9）分別連接到 74LS147 的 I1 到 I9 輸入端。當用戶按下某個鍵時，對應的輸入引腳被拉低。由于 74LS147 的優(yōu)先編碼特性，即使同時按下多個鍵，它也會只識別并編碼優(yōu)先級最高的那個鍵。

• 優(yōu)勢：極大地簡化了鍵盤接口的設計。如果沒有優(yōu)先編碼器，設計師需要額外的邏輯電路來判斷哪個鍵被按下，尤其是在多鍵同時按下的情況下。74LS147 直接提供了這個功能。

• 輸出連接：74LS147 的 4 位 BCD 輸出可以直接連接到微控制器、數(shù)字顯示驅動器（如 7 段譯碼器 74LS47/74LS247）或其他需要數(shù)字輸入的電路。由于輸出是低電平有效，可能需要額外的反相器（如 74LS04）將其轉換為高電平有效，以便與某些需要高電平輸入的器件兼容，或者直接與支持低電平有效輸入的器件連接。

5.2 中斷請求系統(tǒng)

在微處理器或微控制器系統(tǒng)中，經常需要處理來自不同外部設備的中斷請求。當多個設備同時請求中斷時，系統(tǒng)需要一個機制來決定哪個請求應該優(yōu)先處理。

• 應用原理：將不同設備的的中斷請求信號連接到 74LS147 的輸入端，優(yōu)先級高的設備連接到優(yōu)先級高的輸入（如 I9）。當設備發(fā)出中斷請求（通常是拉低一個信號線）時，74LS147 會根據優(yōu)先級輸出相應的二進制編碼，指示是哪個設備發(fā)出了中斷。

• 優(yōu)勢：微處理器可以通過讀取 74LS147 的輸出，快速確定中斷源，從而跳轉到相應的服務程序。這比輪詢每個設備的中斷狀態(tài)要高效得多。

5.3 數(shù)據選擇器/多路復用器控制

在一些數(shù)據路由或多路復用應用中，可能需要根據一個優(yōu)先級的輸入來選擇特定的數(shù)據通道。

• 應用原理：74LS147 的輸出可以作為數(shù)據選擇器（例如 74LS151/74LS153 等）的地址選擇輸入。當 74LS147 的某個輸入被激活時，它會輸出一個對應的編碼，這個編碼可以用來選擇數(shù)據選擇器上的一個特定輸入通道，從而將該通道的數(shù)據路由到輸出端。

• 優(yōu)勢：實現(xiàn)基于優(yōu)先級的通道選擇，使得系統(tǒng)能夠響應優(yōu)先級最高的數(shù)據源。

5.4 狀態(tài)編碼與警報系統(tǒng)

在監(jiān)控系統(tǒng)或工業(yè)控制中，可能存在多個傳感器或狀態(tài)信號，需要將最重要的報警或狀態(tài)優(yōu)先編碼。

• 應用原理：將不同危險等級的傳感器輸出連接到 74LS147 的輸入端，危險等級最高的傳感器連接到優(yōu)先級最高的輸入。當某個傳感器檢測到異常并拉低其對應的輸入線時，74LS147 將輸出一個編碼，指示發(fā)生了哪個級別的報警。

• 優(yōu)勢：在復雜系統(tǒng)中，可以快速識別并處理最緊急的事件，提供了一種高效的狀態(tài)管理方式。

6. 與其他編碼器的比較

在數(shù)字電路中，除了優(yōu)先編碼器，還有其他類型的編碼器，例如簡單的二進制編碼器。了解它們之間的區(qū)別有助于選擇合適的芯片。

6.1 簡單編碼器與優(yōu)先編碼器

• 簡單編碼器：例如 74LS148（也是優(yōu)先編碼器，但功能略有不同，通常是 8 線到 3 線）。簡單編碼器要求在任何給定時間只有一個輸入是活動的。如果多個輸入同時激活，它的輸出可能是不可預測的或不正確的。

• 優(yōu)先編碼器（如 74LS147）：這是它們之間的根本區(qū)別。優(yōu)先編碼器內部有額外的邏輯，確保在多個輸入同時激活時，它只響應優(yōu)先級最高的那個輸入。這使得它們在現(xiàn)實世界的應用中更加魯棒和實用，因為多輸入同時激活的情況很常見（例如，鍵盤上的“鬼鍵”或多個中斷同時發(fā)生）。

6.2 74LS147 與 74LS148

• 74LS147 (9-to-4 優(yōu)先編碼器)：

• 輸入：9 個輸入（通常用于 1-9 的數(shù)字編碼）。

• 輸出：4 位 BCD 碼（低電平有效）。

• 主要用于十進制到 BCD 碼的轉換，尤其是在鍵盤應用中。

• 74LS148 (8-to-3 優(yōu)先編碼器)：

• 輸入：8 個輸入。

• 輸出：3 位二進制碼。

• 通常用于編碼 0-7 的八進制或一般二進制輸入。它還有一個使能輸入（Enable Input, EI）和一個使能輸出（Enable Output, EO），使其可以級聯(lián)以處理更多的輸入。

兩者都是優(yōu)先編碼器，但輸入/輸出的數(shù)量和編碼方式不同，使其適用于不同的場景。74LS147 更側重于十進制數(shù)字鍵的編碼，而 74LS148 更通用，可以用于任意 8 個輸入中的優(yōu)先級選擇。

7. 設計考慮與注意事項

在使用 74LS147 進行電路設計時，有一些重要的考慮事項和最佳實踐可以幫助確保其正確和穩(wěn)定地工作。

7.1 電源去耦

如前所述，在 74LS147 的 VCC 和 GND 引腳之間放置一個 0.1μF 的陶瓷去耦電容是標準實踐。這個電容應盡可能靠近芯片引腳放置，以有效地濾除高頻噪聲和電源瞬態(tài)，確保芯片獲得穩(wěn)定的電源。

7.2 未使用輸入的處理

如果 74LS147 的某些輸入引腳沒有被使用（例如，只需要編碼 1-5 而 I6-I9 未使用），這些未使用的輸入引腳必須連接到高電平（VCC）。這是 TTL 邏輯的典型要求，因為懸空的 TTL 輸入可能會漂移到不確定的邏輯狀態(tài)，從而導致不可預測的芯片行為。通過將它們連接到 VCC，可以確保它們處于非激活狀態(tài)，不會干擾優(yōu)先編碼器的正常工作。

7.3 輸出驅動能力

74LS147 的輸出具有有限的驅動能力。雖然它可以驅動幾個標準 TTL 門輸入或小電流 LED（通過適當?shù)南蘖麟娮瑁?，但在驅動高電流負載或連接到大量其他門的輸入時，可能需要額外的緩沖器或驅動電路。查閱芯片數(shù)據手冊以獲取具體的輸出電流規(guī)格（I_OL 和 I_OH）。

7.4 信號完整性

在高速數(shù)字電路中，布線長度、阻抗匹配和交叉干擾都可能影響信號完整性。雖然 74LS147 屬于相對低速的邏輯器件，但在關鍵應用中，仍然建議遵循良好的 PCB 布局實踐，例如保持信號線短而直，避免銳角，以及為數(shù)字信號提供適當?shù)膮⒖计矫妗?/span>

7.5 與其他邏輯族的接口

• 與 CMOS 接口：74LS 系列可以與 CMOS 邏輯器件接口，但需要注意電壓兼容性。5V CMOS 邏輯通?？梢灾苯优c 74LS 接口。對于 3.3V CMOS 或其他電壓，可能需要電壓轉換器或電平移位器。

• 低電平有效輸出：由于 74LS147 的輸出是低電平有效，當需要連接到需要高電平有效輸入的器件時，通常需要使用反相器（如 74LS04 或 74LS240 等緩沖反相器）來轉換信號。

8. 總結

74LS147 是一款功能強大且應用廣泛的 9-線到 4-線優(yōu)先編碼器。其核心優(yōu)勢在于能夠根據輸入信號的優(yōu)先級進行編碼，從而簡化了多輸入事件的處理。通過詳細了解其引腳功能、真值表、內部工作原理以及典型應用場景，工程師和愛好者可以有效地將其集成到各種數(shù)字電路設計中，無論是簡單的鍵盤接口，還是復雜的微控制器中斷系統(tǒng)。正確地理解并遵循其設計規(guī)范，如電源去耦和未使用引腳的處理，將確保 74LS147 在您的電路中穩(wěn)定可靠地運行。

盡管數(shù)字電路領域不斷發(fā)展，新的可編程邏輯器件（如 FPGA、CPLD）和微控制器提供了更高的集成度和靈活性，但像 74LS147 這樣的經典邏輯芯片仍然因其成本效益、簡單性和在特定任務中的高效性而保持著其在教學、原型開發(fā)和一些專業(yè)應用中的重要地位。