74HC165并行輸入/串行輸出移位寄存器：引腳圖與功能詳解

74HC165是一款高性能CMOS并行輸入、串行輸出8位移位寄存器，廣泛應(yīng)用于各種需要將并行數(shù)據(jù)轉(zhuǎn)換為串行數(shù)據(jù)進(jìn)行傳輸?shù)膱?chǎng)景。它在數(shù)據(jù)采集、傳感器接口、擴(kuò)展I/O端口以及與微控制器通信等方面發(fā)揮著重要作用。理解其引腳功能對(duì)于正確使用該芯片至關(guān)重要。

1. 74HC165引腳圖

74HC165通常采用16引腳的DIP（雙列直插）或SOIC（小外形集成電路）封裝。以下是其典型引腳分配及功能描述：

2. 引腳功能詳解

電源與地

• VCC (引腳16)： 電源正極。通常連接到+2V到+6V的直流電源。為芯片內(nèi)部邏輯電路提供工作電壓。穩(wěn)定的電源是確保芯片正常工作和數(shù)據(jù)完整性的基礎(chǔ)。

• GND (引腳8)： 地。通常連接到電路的公共地線。作為所有內(nèi)部邏輯電路的參考電位。正確的接地對(duì)于抑制噪聲和確保信號(hào)完整性至關(guān)重要。

并行數(shù)據(jù)輸入引腳

74HC165擁有8個(gè)并行數(shù)據(jù)輸入引腳，允許同時(shí)加載8位數(shù)據(jù)。這些引腳通常連接到需要轉(zhuǎn)換成串行數(shù)據(jù)的并行數(shù)據(jù)源，例如傳感器的輸出、開(kāi)關(guān)陣列或微控制器的并行端口。

• P0 (引腳11)

• P1 (引腳12)

• P2 (引腳13)

• P3 (引腳14)

• P4 (引腳3)

• P5 (引腳4)

• P6 (引腳5)

• P7 (引腳6)這八個(gè)引腳是并行數(shù)據(jù)輸入端口。當(dāng)加載脈沖（$overline{PL}$為低電平）時(shí)，輸入到這些引腳的8位并行數(shù)據(jù)會(huì)被同時(shí)加載到內(nèi)部寄存器中。每個(gè)引腳對(duì)應(yīng)一位數(shù)據(jù)，P0為最低有效位（LSB），P7為最高有效位（MSB）。這些輸入引腳具有高阻抗特性，可以與其他邏輯門(mén)兼容，并允許直接連接到各種數(shù)字信號(hào)源。

時(shí)鐘與控制引腳

這些引腳負(fù)責(zé)控制數(shù)據(jù)的加載、移位操作以及輸出使能。它們是74HC165實(shí)現(xiàn)其并行到串行轉(zhuǎn)換功能的關(guān)鍵。

• CLK (引腳2) / CP (Clock Pulse): 時(shí)鐘輸入。這是移位寄存器的主要時(shí)鐘輸入。在串行移位模式下，數(shù)據(jù)的移位操作是在CLK引腳的上升沿（或下降沿，具體取決于芯片型號(hào)和手冊(cè)說(shuō)明，但74HC系列通常為上升沿）觸發(fā)的。每一次時(shí)鐘脈沖都會(huì)使內(nèi)部寄存器中的數(shù)據(jù)向串行輸出端（QH）移位一位。因此，要讀取全部8位數(shù)據(jù)，需要發(fā)送8個(gè)時(shí)鐘脈沖。

• PL (引腳1) / PL (Parallel Load) / SH/LD (Shift/Load): 并行加載使能（低電平有效）。當(dāng)此引腳為低電平時(shí)，并行輸入引腳（P0-P7）上的數(shù)據(jù)將被異步加載到內(nèi)部8位寄存器中。一旦數(shù)據(jù)加載完成，$overline{PL}應(yīng)被置為高電平，以便進(jìn)行移位操作。如果overline{PL}$一直保持低電平，那么移位功能將被禁用。這是一個(gè)非常重要的控制信號(hào)，它決定了芯片是在加載并行數(shù)據(jù)還是在進(jìn)行串行移位。

• CE (引腳15) / CLK INH (Clock Inhibit) / CE (Clock Enable): 時(shí)鐘禁止（高電平有效）。當(dāng)此引腳為高電平時(shí)，它會(huì)禁止CLK引腳的時(shí)鐘信號(hào)，阻止數(shù)據(jù)的移位。換句話說(shuō)，即使CLK引腳有脈沖，只要CE為高電平，移位操作就不會(huì)發(fā)生。當(dāng)CE為低電平時(shí)，CLK引腳才能正常工作，數(shù)據(jù)才能進(jìn)行移位。這個(gè)引腳常用于暫停移位操作，或者在不希望進(jìn)行數(shù)據(jù)移位時(shí)保持輸出穩(wěn)定。

串行數(shù)據(jù)輸出引腳

這是74HC165轉(zhuǎn)換后的串行數(shù)據(jù)輸出端口。

• QH (引腳9): 串行數(shù)據(jù)輸出。這是移位寄存器的串行數(shù)據(jù)輸出引腳。在CLK的每個(gè)有效沿，最高有效位（MSB）的數(shù)據(jù)會(huì)從QH引腳輸出。數(shù)據(jù)位P7最先被移出，接著是P6，以此類推，直到P0被移出。通過(guò)監(jiān)測(cè)QH引腳并同步CLK信號(hào)，可以逐位讀取并行輸入的數(shù)據(jù)。

• QH (引腳7): 串行數(shù)據(jù)反向輸出（低電平有效）。此引腳提供QH引腳的非門(mén)輸出。它與QH的邏輯狀態(tài)相反。雖然不是所有應(yīng)用都必需，但在某些特定電路設(shè)計(jì)中，提供反向輸出可以簡(jiǎn)化外部邏輯。

3. 工作原理概述

74HC165的工作流程可以概括為兩個(gè)主要階段：

a. 并行數(shù)據(jù)加載

要將并行數(shù)據(jù)輸入到74HC165中，首先需要將**PL引腳置為低電平（0）。此時(shí)，無(wú)論CLK和CE的狀態(tài)如何，并行輸入引腳P0到P7上的數(shù)據(jù)會(huì)立即被加載到內(nèi)部的8位寄存器中。一旦數(shù)據(jù)加載完成，PL**引腳應(yīng)立即恢復(fù)到高電平（1），以防止在移位過(guò)程中意外加載新的數(shù)據(jù)。這個(gè)過(guò)程是異步的，意味著它不依賴于時(shí)鐘信號(hào)。

b. 串行數(shù)據(jù)移位

在并行數(shù)據(jù)加載完成后，并且**PL引腳恢復(fù)到高電平后，芯片就可以開(kāi)始進(jìn)行串行移位操作了。要使能移位功能，CE引腳必須保持為低電平（0）。此時(shí)，每當(dāng)CLK**引腳接收到一個(gè)有效的時(shí)鐘脈沖（通常是上升沿），內(nèi)部寄存器中的數(shù)據(jù)就會(huì)向右（從P0向P7的方向，然后從P7移出QH）移動(dòng)一位。

具體來(lái)說(shuō)，每次時(shí)鐘脈沖，寄存器中的最高位數(shù)據(jù)（當(dāng)前在P7位置的數(shù)據(jù)）會(huì)通過(guò)QH引腳輸出。同時(shí)，次高位的數(shù)據(jù)會(huì)移動(dòng)到最高位的位置，依此類推，直到P0的數(shù)據(jù)移動(dòng)到P1的位置。為了讀取全部8位數(shù)據(jù)，需要發(fā)送8個(gè)連續(xù)的時(shí)鐘脈沖。在移位的過(guò)程中，最低位（P0）通常會(huì)被填充為0（具體行為可能因制造商和數(shù)據(jù)手冊(cè)而異，但通常移位寄存器會(huì)從一端移入0或上次移位的結(jié)果）。

數(shù)據(jù)輸出順序

需要特別注意的是，74HC165將并行輸入的數(shù)據(jù)從P7到P0依次移出QH。這意味著，如果您輸入了8位數(shù)據(jù)（例如D7 D6 D5 D4 D3 D2 D1 D0），在進(jìn)行8個(gè)時(shí)鐘脈沖后，您將從QH依次讀取到D7, D6, D5, D4, D3, D2, D1, D0。這在與微控制器或其他串行設(shè)備通信時(shí)，需要特別注意數(shù)據(jù)的位順序。

4. 典型應(yīng)用場(chǎng)景

74HC165由于其簡(jiǎn)單而有效的功能，在許多數(shù)字電路設(shè)計(jì)中都有廣泛應(yīng)用：

• 輸入擴(kuò)展： 微控制器的GPIO引腳數(shù)量有限，通過(guò)使用74HC165，可以將多個(gè)并行輸入（如鍵盤(pán)矩陣、傳感器陣列）轉(zhuǎn)換為串行數(shù)據(jù)，只用少數(shù)幾個(gè)微控制器引腳即可讀取，從而大大擴(kuò)展輸入能力。例如，將16個(gè)開(kāi)關(guān)連接到兩片74HC165，再通過(guò)SPI或其他串行協(xié)議與微控制器通信，大大節(jié)省了I/O口。

• 數(shù)據(jù)采集： 在需要同時(shí)采樣多路并行數(shù)據(jù)，并將其以串行方式傳輸給主控制器進(jìn)行處理時(shí)，74HC165是理想的選擇。例如，多路模擬量通過(guò)ADC轉(zhuǎn)換成并行數(shù)字量后，再通過(guò)74HC165串行發(fā)送。

• 通信接口： 作為串行通信協(xié)議（如SPI）的一部分，74HC165可以作為從設(shè)備，接收并行數(shù)據(jù)并將其轉(zhuǎn)換為串行流發(fā)送給主設(shè)備。它常與74HC595（串行輸入/并行輸出移位寄存器）配對(duì)使用，實(shí)現(xiàn)全雙工的并行到串行和串行到并行的數(shù)據(jù)轉(zhuǎn)換。

• LED顯示驅(qū)動(dòng)： 雖然不如74HC595直接用于LED驅(qū)動(dòng)常見(jiàn)，但74HC165可以用于讀取多個(gè)按鈕的狀態(tài)，然后將這些狀態(tài)串行傳輸給微控制器，再由微控制器控制LED顯示。

• 線纜節(jié)約： 在長(zhǎng)距離數(shù)據(jù)傳輸中，使用74HC165將并行數(shù)據(jù)轉(zhuǎn)換為串行數(shù)據(jù)可以顯著減少所需的傳輸線數(shù)量，從而降低線纜成本和布線復(fù)雜性，并減少信號(hào)干擾的可能性。

• 數(shù)字開(kāi)關(guān)陣列讀?。?/strong> 當(dāng)有大量開(kāi)關(guān)或按鈕需要讀取狀態(tài)時(shí)，例如在復(fù)雜的控制面板上，74HC165可以將這些開(kāi)關(guān)的并行狀態(tài)轉(zhuǎn)換成串行數(shù)據(jù)流，方便微控制器進(jìn)行掃描和處理。

5. 與微控制器連接示例

連接74HC165與微控制器（如Arduino或STM32）通常需要以下幾個(gè)引腳：

• 74HC165 VCC -> 微控制器 VCC

• 74HC165 GND -> 微控制器 GND

• 74HC165 P0-P7 -> 待讀取的并行輸入源

• 74HC165 PL -> 微控制器 GPIO (用于加載數(shù)據(jù))

• 74HC165 CE -> 微控制器 GPIO (通常連接到GND，或用于使能/禁用時(shí)鐘)

• 74HC165 CLK -> 微控制器 GPIO (時(shí)鐘輸出)

• 74HC165 QH -> 微控制器 GPIO (數(shù)據(jù)輸入)

時(shí)序要求

在使用74HC165時(shí)，嚴(yán)格遵守其時(shí)序圖至關(guān)重要。這包括：

• 加載脈沖寬度（tPLW）： $overline{PL}$引腳保持低電平的時(shí)間，必須足夠長(zhǎng)以確保數(shù)據(jù)被正確加載。

• 數(shù)據(jù)保持時(shí)間（tsu(D)）： 數(shù)據(jù)在$overline{PL}$上升沿之前必須保持穩(wěn)定的時(shí)間。

• 時(shí)鐘脈沖寬度（tCLW）： CLK脈沖的高電平和低電平持續(xù)時(shí)間。

• 數(shù)據(jù)建立時(shí)間（tsu(CE)）： CE引腳在CLK有效沿之前必須穩(wěn)定的時(shí)間。

• 傳播延遲（tpd）： 從CLK有效沿到QH輸出數(shù)據(jù)有效的時(shí)間。

這些時(shí)序參數(shù)在74HC165的數(shù)據(jù)手冊(cè)中都有詳細(xì)說(shuō)明，確保微控制器輸出的控制信號(hào)滿足這些要求是實(shí)現(xiàn)可靠通信的關(guān)鍵。

6. 總結(jié)

74HC165是一款功能強(qiáng)大且易于使用的并行輸入、串行輸出移位寄存器。通過(guò)其簡(jiǎn)單的引腳接口和明確的工作原理，它為數(shù)字電路設(shè)計(jì)提供了高效的數(shù)據(jù)轉(zhuǎn)換解決方案。無(wú)論是擴(kuò)展輸入、數(shù)據(jù)采集還是構(gòu)建串行通信鏈路，74HC165都能發(fā)揮其獨(dú)特的作用，幫助工程師更有效地管理和傳輸數(shù)據(jù)。深入理解其引腳功能、工作時(shí)序和應(yīng)用場(chǎng)景，將有助于您在各種電子項(xiàng)目中充分利用其優(yōu)勢(shì)。