原標(biāo)題：基于PCI9656和MAXII EPM1270實現(xiàn)數(shù)據(jù)接收卡的應(yīng)用方案

基于PCI 9656和MAX II EPM1270實現(xiàn)數(shù)據(jù)接收卡的應(yīng)用方案

引言

在數(shù)字信號處理系統(tǒng)中，數(shù)據(jù)傳輸是核心環(huán)節(jié)之一，其效率直接影響整個系統(tǒng)的性能。PCI（Peripheral Component Interconnect）作為一種成熟的總線標(biāo)準(zhǔn)，廣泛應(yīng)用于各種系統(tǒng)的數(shù)據(jù)傳輸中。CompactPCI標(biāo)準(zhǔn)更是結(jié)合了PCI的電氣特性和優(yōu)良的機械特性，在工業(yè)環(huán)境中應(yīng)用廣泛。本文將詳細介紹基于PCI 9656和MAX II EPM1270實現(xiàn)數(shù)據(jù)接收卡的應(yīng)用方案，并詳細闡述主控芯片型號及其在設(shè)計方案中的作用。

一、主控芯片型號及其作用

1. PCI 9656

型號概述：
PCI 9656是PLX公司專為高速PCI（CompactPCI）總線應(yīng)用設(shè)計的通用I/O芯片。它支持66MHz、64bit的PCI R2.2規(guī)范，并提供了兼容PICMG 2.1 R2.0規(guī)范的CompactPCI Hot Swap接口。該芯片具備出色的數(shù)據(jù)傳輸性能，能夠滿足大多數(shù)高速數(shù)字系統(tǒng)的需求。

功能特點：

• 高速傳輸能力：PCI 9656在PCI總線上提供了528MB/s的突發(fā)傳輸速度，在局部總線上達到264MB/s，適合高速數(shù)據(jù)傳輸應(yīng)用。

• 多種數(shù)據(jù)傳輸模式：支持Direct Master、Direct Slave以及DMA（Direct Memory Access）三種功能模式下的數(shù)據(jù)傳輸。DMA模式包括常規(guī)的塊模式和集散模式，支持以DREQ#、DASK#信號請求、應(yīng)答的命令模式（Demand mode），適用于實時數(shù)據(jù)傳輸。

• 豐富的數(shù)據(jù)通道：具有6條獨立的數(shù)據(jù)通道，每個通道均配備深FIFO，有效提升了總線的突發(fā)傳輸性能。

• 靈活的總線配置：局部總線支持66MHz、32bit（支持0“66MHz、8/16bit），并可根據(jù)需要配置為M模式、C模式或J模式，以適應(yīng)不同的嵌入式處理器。

• 兼容性與易用性：配置寄存器與PCI 9054、PCI 9056兼容，方便原有設(shè)計的移植。

在設(shè)計方案中的作用：
PCI 9656作為數(shù)據(jù)接收卡的核心接口芯片，負責(zé)PCI總線和局部總線之間的數(shù)據(jù)傳輸。通過Direct Master和Direct Slave模式，它能夠?qū)?shù)據(jù)從局部總線傳輸?shù)絇CI總線或從PCI總線傳輸?shù)骄植靠偩€。同時，通過DMA模式，PCI 9656能夠高效地實現(xiàn)大量數(shù)據(jù)的直接內(nèi)存訪問，減輕CPU的負擔(dān)，提高數(shù)據(jù)傳輸效率。

2. MAX II EPM1270

型號概述：
MAX II EPM1270是Altera公司推出的一款高性能復(fù)雜可編程邏輯器件（CPLD）。該器件采用先進的MAX II架構(gòu)，具有低功耗、高密度的特點，非常適合用于接口間的控制協(xié)議轉(zhuǎn)換和數(shù)據(jù)傳輸控制。

功能特點：

• 高密度邏輯資源：提供豐富的邏輯單元（LUTs）和I/O資源，滿足復(fù)雜邏輯控制的需求。

• 低功耗設(shè)計：相比傳統(tǒng)CPLD，MAX II系列在功耗方面表現(xiàn)出色，適用于對功耗有嚴格要求的場景。

• 易用性：支持多種編程語言和開發(fā)工具，如Quartus II軟件，方便用戶進行邏輯設(shè)計和仿真調(diào)試。

• 高性能接口：提供高速、靈活的接口，支持多種通信協(xié)議和數(shù)據(jù)傳輸模式。

在設(shè)計方案中的作用：
MAX II EPM1270在數(shù)據(jù)接收卡中作為邏輯控制模塊的核心，負責(zé)實現(xiàn)FIFO到PCI 9656局部總線間的數(shù)據(jù)傳輸控制。通過編程，EPM1270能夠完成復(fù)雜的數(shù)據(jù)傳輸邏輯控制，包括讀寫操作、數(shù)據(jù)校驗、中斷處理等。同時，EPM1270還負責(zé)響應(yīng)PCI 9656的控制信號，確保數(shù)據(jù)傳輸?shù)臏?zhǔn)確性和可靠性。

二、設(shè)計方案詳述

1. 系統(tǒng)架構(gòu)

基于PCI 9656和MAX II EPM1270的數(shù)據(jù)接收卡系統(tǒng)架構(gòu)如圖1所示。該系統(tǒng)主要包括以下幾個部分：

• PCI 9656接口芯片：負責(zé)PCI總線和局部總線之間的數(shù)據(jù)傳輸。

• MAX II EPM1270邏輯控制模塊：實現(xiàn)FIFO到PCI 9656局部總線間的數(shù)據(jù)傳輸控制。

• FIFO緩存：采用高速、低功耗的IDT 72T36135M芯片，提供數(shù)據(jù)緩存功能，以緩解數(shù)據(jù)傳輸過程中的瓶頸問題。

• 差分信號轉(zhuǎn)換模塊：使用Ti公司的LVDT386和390芯片，將差分信號轉(zhuǎn)換為單端信號，以便后續(xù)處理。

• 時鐘驅(qū)動模塊：ICS553時鐘驅(qū)動器為PCI 9656、邏輯控制模塊和FIFO提供同步時鐘信號。

• 初始化配置芯片：采用Microchip 93LC56B芯片，在系統(tǒng)上電時初始化PCI 9656的內(nèi)部配置寄存器。

2. 數(shù)據(jù)傳輸邏輯

在數(shù)據(jù)接收卡中，數(shù)據(jù)傳輸過程主要利用PCI 9656的Direct Slave和DMA模式。具體邏輯如下：

• Direct Slave模式：用于PCI（CompactPCI）到局部總線的數(shù)據(jù)傳輸。當(dāng)PCI總線上有數(shù)據(jù)需要傳輸?shù)骄植靠偩€時，PCI 9656通過Direct Slave模式將數(shù)據(jù)寫入FIFO緩存中。同時，MAX II EPM1270監(jiān)測PCI 9656的控制信號，并控制FIFO的讀寫操作，確保數(shù)據(jù)的正確傳輸。

• DMA模式：當(dāng)需要傳輸大量數(shù)據(jù)時，采用DMA模式以提高傳輸效率。PCI 9656通過DMA通道直接將數(shù)據(jù)從PCI總線傳輸?shù)骄植靠偩€的FIFO緩存中，無需CPU干預(yù)。MAX II EPM1270負責(zé)監(jiān)控DMA傳輸過程，并在傳輸完成后產(chǎn)生中斷信號通知CPU。

3. 邏輯控制實現(xiàn)

在邏輯控制部分，MAX II EPM1270通過編程實現(xiàn)FIFO到PCI 9656局部總線間的數(shù)據(jù)傳輸控制。具體實現(xiàn)包括以下幾個方面：

• 初始化配置：在系統(tǒng)上電時，通過Microchip 93LC56B芯片初始化PCI 9656的內(nèi)部配置寄存器，確保PCI 9656正常工作。

• 讀寫操作控制：MAX II EPM1270監(jiān)測PCI 9656的控制信號（如ADS#、Blast#、LW/R#、Wait#、Ready#等），并根據(jù)這些信號控制FIFO的讀寫操作。在讀操作中，EPM1270從FIFO中讀取數(shù)據(jù)并準(zhǔn)備發(fā)送給PCI 9656；在寫操作中，EPM1270將數(shù)據(jù)寫入FIFO緩存中等待PCI 9656讀取。

• 數(shù)據(jù)傳輸邏輯：根據(jù)數(shù)據(jù)傳輸需求，選擇合適的傳輸模式（如Single cycle mode、Burst-4 mode或Continuous burst mode）。在Continuous burst模式下，MAX II EPM1270能夠高效地利用局部總線帶寬，實現(xiàn)多數(shù)據(jù)的連續(xù)突發(fā)傳輸。

• 中斷處理：在數(shù)據(jù)傳輸過程中，如果發(fā)生異常情況（如FIFO溢出或空），MAX II EPM1270將產(chǎn)生中斷信號（如EOT#）通知CPU進行處理。

4. 性能優(yōu)化與測試

為確保數(shù)據(jù)接收卡的性能滿足設(shè)計要求，需要進行一系列的性能優(yōu)化和測試工作。具體包括以下幾個方面：

• 優(yōu)化數(shù)據(jù)傳輸邏輯：通過調(diào)整數(shù)據(jù)傳輸模式和參數(shù)，優(yōu)化數(shù)據(jù)傳輸效率。例如，在數(shù)據(jù)量較大的情況下，采用DMA模式以提高傳輸速度；在實時性要求較高的場景下，采用Demand mode以快速響應(yīng)數(shù)據(jù)傳輸請求。

• 測試數(shù)據(jù)傳輸性能：使用專業(yè)的測試工具對數(shù)據(jù)傳輸性能進行測試，包括傳輸速率、傳輸延遲、數(shù)據(jù)完整性等指標(biāo)。通過測試結(jié)果分析，找出性能瓶頸并進行優(yōu)化。

• 可靠性測試：在惡劣的工作環(huán)境下進行可靠性測試，如高溫、低溫、電磁干擾等環(huán)境。通過長時間運行測試，驗證數(shù)據(jù)接收卡的穩(wěn)定性和可靠性。

三、結(jié)論

基于PCI 9656和MAX II EPM1270實現(xiàn)的數(shù)據(jù)接收卡應(yīng)用方案具有高效、可靠、易于實現(xiàn)等優(yōu)點。通過采用高速PCI接口芯片和高性能CPLD邏輯控制模塊，該方案能夠滿足大多數(shù)高速數(shù)字系統(tǒng)的數(shù)據(jù)傳輸需求。同時，通過優(yōu)化數(shù)據(jù)傳輸邏輯和進行嚴格的性能測試，可以確保數(shù)據(jù)接收卡的性能達到設(shè)計要求。在未來的應(yīng)用中，該方案可以進一步擴展和升級，以適應(yīng)更廣泛的應(yīng)用場景和更高的性能要求。