斯蒂芬·埃萬丘克

　　航空航天和國防 (ADEF) 系統(tǒng)設計人員面臨著對更低功耗、更緊湊的通信系統(tǒng)的不懈需求，這些系統(tǒng)能夠?qū)討B(tài)信號環(huán)境做出敏捷響應。超越傳統(tǒng)的無線電架構，軟件定義無線電 (SDR) 技術可以幫助滿足 ADEF 無線電快速變化的要求，但 SDR 的實施給滿足功能要求以及減小尺寸、重量和功耗的需求帶來了多重挑戰(zhàn)(交換)。

　　本文介紹了Analog Devices的一種更有效的 SDR 解決方案，該解決方案可以簡化低功耗、緊湊且靈活的通信系統(tǒng)的設計，而不會影響性能。

　　新的挑戰(zhàn)帶來更苛刻的要求

　　設計人員在越來越多的工業(yè)和關鍵任務應用中面臨著對更有效通信的需求，包括安全無線電通信、自適應雷達、電子戰(zhàn)和增強型 GPS 導航。這些新挑戰(zhàn)推動了對增強寬帶操作、更高動態(tài)范圍、更大頻率捷變性和可重構性的需求。然而，隨著通信系統(tǒng)轉(zhuǎn)向更小的電池供電平臺(包括無人機(UAS)和便攜式設備)，這些更苛刻的功能要求可能與較低 SWaP 的需求相沖突。

　　基于傳統(tǒng)離散超外差無線電架構的設計解決方案提供高性能、寬動態(tài)范圍和最小的雜散噪聲。對于設計人員來說，這種方法的核心是將所需信號與中頻 (IF) 隔離的挑戰(zhàn)通常會導致設計復雜、SWaP 高且可重構性極低甚至沒有(圖 1)。

　　圖 1：傳統(tǒng)的超外差無線電架構可以滿足性能目標，但其復雜性使其無法滿足新興的最小 SWaP 目標。 (圖片來源：Analog Devices)

　　相比之下，直接轉(zhuǎn)換(零中頻)架構降低了濾波要求以及對極高帶寬模數(shù)轉(zhuǎn)換器 (ADC) 的需求，從而實現(xiàn)了可以在單芯片上實現(xiàn)的更簡單的設計(圖 2) )。

　　圖 2：零中頻無線電架構可以滿足更高性能和更低 SWaP 的需求，但信號隔離具有挑戰(zhàn)性。 (圖片來源：Analog Devices)

　　盡管直接轉(zhuǎn)換架構具有明顯的優(yōu)勢，但其自身的實施挑戰(zhàn)限制了其廣泛采用。在此架構中，信號被轉(zhuǎn)換為本地振蕩器 (LO) 頻率的射頻 (RF) 載波，但直流 (DC) 偏移誤差和 LO 泄漏可能導致誤差通過信號鏈傳播。此外，即使在同一芯片內(nèi)，信號路徑的差異也會導致同相 (I) 和正交 (Q) 信號的增益或相位失配，從而導致正交誤差，進而影響信號隔離。

　　SDR 技術具有克服傳統(tǒng)無線電架構限制的潛力，但很少有解決方案能夠滿足與 ADEF 應用相關的更廣泛要求。使用 Analog Devices 的ADRV9002 RF 收發(fā)器，開發(fā)人員可以輕松滿足這些應用中對更高性能和功能的需求，并降低 SWaP 的要求。

　　集成功能可提供優(yōu)化的性能并減少 SWaP

　　ADRV9002 支持 30 兆赫 (MHz) 至 6,000 MHz 的頻率范圍，是一款高度集成的收發(fā)器，包含支持各種應用要求所需的所有射頻、混合信號和數(shù)字功能。該器件能夠進行時分雙工 (TDD) 和頻分雙工 (FDD) 操作，具有獨立的雙通道直接轉(zhuǎn)換接收器和發(fā)送器子系統(tǒng)，其中包括可編程數(shù)字濾波器、直流偏移校正和正交誤差校正 (QEC)。

　　在其片上合成器子系統(tǒng)中，ADRV9002 具有兩個不同的鎖相環(huán) (PLL) 路徑：一個用于高頻 RF 路徑，另一個用于數(shù)字時鐘和轉(zhuǎn)換器采樣時鐘。最后，該器件的數(shù)字信號處理模塊包括一個Arm? M4 嵌入式處理器，用于處理自校準和控制功能(圖 3)。

　　圖 3：ADRV9002 RF 收發(fā)器集成了雙接收 (RX) 和發(fā)送 (TX) 子系統(tǒng)。 (圖片來源：Analog Devices)

　　ADRV9002 能夠在零中頻模式或低中頻模式下運行，適用于相位噪聲敏感型應用，其發(fā)射器和接收器子系統(tǒng)可提供完整的信號鏈。每個發(fā)射器子系統(tǒng)都提供一對數(shù)模轉(zhuǎn)換器 (DAC)、濾波器和混頻器，用于重新組合 I 和 Q 信號并將其調(diào)制到載波頻率上進行傳輸。

　　每個接收器子系統(tǒng)都集成了一個用于增益控制的電阻輸入網(wǎng)絡，該網(wǎng)絡為電流模式無源混頻器供電。反過來，跨阻放大器將混頻器的電流輸出轉(zhuǎn)換為由具有高動態(tài)范圍的 ADC 數(shù)字化的電壓電平。在 TDD 操作或僅使用一個接收器系統(tǒng)的 FDD 應用中的可用發(fā)送器時隙期間，未使用的接收器輸入可用于監(jiān)控發(fā)送器通道的 LO 泄漏和 QEC，或者未使用的接收器輸入可用于監(jiān)控功率放大器 (PA) 輸出信號電平。

　　后一種功能在 ADRV9002 的集成數(shù)字預失真 (DPD) 功能中發(fā)揮作用，該功能使用其監(jiān)控的 PA 信號電平來應用線性化輸出所需的適當預失真。此功能使 ADRV9002 能夠使 PA 接近飽和，從而優(yōu)化其效率。

　　調(diào)整功率和性能

　　ADRV9002 器件在 196 球芯片級封裝 (CSP) 球柵陣列 (BGA) 中提供完全集成的解決方案，并最大限度地減少 SDR ADEF 通信系統(tǒng)的尺寸和重量。為了幫助開發(fā)人員進一步優(yōu)化功耗，ADRV9002集成了多種專門設計的功能，幫助開發(fā)人員在性能和功耗之間找到合適的平衡點。

　　在模塊級別，開發(fā)人員可以在各個信號路徑模塊上部署功率縮放，以降低性能來換取更低的功耗。此外，可以禁用 TDD 接收 (RX) 和發(fā)送 (TX) 幀中的模塊，以犧牲 RX/TX 或 TX/RX 周轉(zhuǎn)時間來降低功耗。為了進一步幫助開發(fā)人員優(yōu)化功耗與性能的能力，每個 ADRV9002 接收器子系統(tǒng)都包含兩對 ADC。一對包含高性能 Σ-Δ ADC，而第二對可以在功耗至關重要時進行替代。

　　對于以周期性不活動為特征的應用，可以采用 ADRV9002 的 RX 監(jiān)控模式。在此模式下，ADRV9002 按編程的占空比在最小功耗睡眠狀態(tài)和檢測狀態(tài)之間交替。在檢測狀態(tài)下，設備激活接收器并嘗試在開發(fā)人員編程的帶寬和 RX LO 頻率上獲取信號。如果設備測量到的信號功率電平高于編程閾值，設備將退出監(jiān)控模式，并且 ADRV9002 的模塊將通電以處理所需的信號。

　　快速原型設計和開發(fā)

　　為了幫助工程師快速進行評估、原型設計和開發(fā)，ADI 公司為基于 ADRV9002 的系統(tǒng)提供了廣泛的硬件和軟件支持。

　　對于硬件支持，Analog Devices 提供了一對基于 ADRV9002 的卡：

　　ADRV9002NP/W1/PCBZ適用于在 30 MHz 至 3 GHz 范圍內(nèi)運行的低頻段應用

　　ADRV9002NP/W2/PCBZ適用于 3 至 6 GHz 范圍內(nèi)的高頻段應用

　　這些卡配備 FMC 連接器，支持板載 ADRV9002 的電源調(diào)節(jié)和硬件接口，以及時鐘和多芯片同步 (MCS) 分配。這些卡通過 FMC 連接器連接到 FPGA 主板，例如用于電源和應用控制的AMD ZCU102評估板。

　　Analog Devices 在其支持包中為其 ADRV9002NP 無線電卡提供了完整的原理圖和物料清單 (BOM)。原理圖和 BOM 為大多數(shù)應用的定制硬件開發(fā)提供了有效的起點。某些應用需要額外的射頻前端來滿足特定的信號調(diào)理要求。對于這些應用程序，開發(fā)人員只需要一些額外的組件即可完成其設計(圖 4)。

　　圖 4：高度集成的 ADRV9002 收發(fā)器使開發(fā)人員能夠快速實施專門設計。 (圖片來源：Analog Devices)

　　在此示例中，開發(fā)人員可以使用 Analog Devices 的以下電源管理組件快速實現(xiàn)合適的 RF 前端：

　　ADRF5160射頻開關

　　HMC8411低噪聲放大器 (LNA)

　　ADMV8526數(shù)字可調(diào)諧帶通濾波器

　　HMC1119射頻數(shù)字步進衰減器 (DSA)

　　HMC8413驅(qū)動放大器

　　HMC8205B功率放大器

　　Analog Devices 通過文檔和可下載軟件包提供全面的軟件開發(fā)支持。使用上述開發(fā)硬件的開發(fā)人員可以基于ADI公司的產(chǎn)品線軟件或開源軟件包進行原型設計和開發(fā)。

　　本文將以下討論僅限于產(chǎn)品線軟件。有關開源開發(fā)方法的更多信息，請參閱 Analog Devices 的 ADRV9001/2 原型平臺用戶指南。 Analog Devices 規(guī)定，公司支持文檔中的術語“ADRV9001”是指涵蓋 ADRV9002 和 ADRV9001 系列其他成員的系列代號。因此，下面的文本或圖中對 ADRV9001 的引用適用于本文重點討論的 ADRV9002 器件。

　　該公司基于 Windows 的收發(fā)器評估軟件(TES) 工具通過 Analog Devices 的產(chǎn)品線軟件開發(fā)套件 (SDK) 分發(fā)提供，為快速配置和評估收發(fā)器性能提供了一個易于使用的起點。

　　在使用 Analog Devices 基于 ADRV9002 的卡和 AMD ZCU102 評估板進行評估和原型設計期間，TES 工具提供了一個圖形用戶界面 (GUI)，用于配置硬件和觀察捕獲的數(shù)據(jù)(圖 5)。

　　圖 5：SDK 包中的 TES 工具可讓開發(fā)人員快速開始在支持的評估平臺上評估 ADRV9002 收發(fā)器。 (圖片來源：Analog Devices)

　　反過來，TES 工具會自動生成可編譯到 Linux 環(huán)境、MATLAB 環(huán)境或 Python 的 C# 代碼。該SDK提供了一套完整的軟件庫和應用程序編程接口(API)，包括為AMD ZCU102平臺開發(fā)的ADRV9001 API包。

　　SDK 流程還直接支持從評估板的評估和原型設計遷移到開發(fā)人員的自定義目標環(huán)境(圖 6)。

　　圖 6：SDK 架構允許開發(fā)人員輕松地將評估結果擴展到自己的目標平臺。 (圖片來源：Analog Devices)

　　在此遷移流程中，開發(fā)人員讓 TES 像以前一樣自動生成代碼。但是，開發(fā)人員不是直接使用它，而是將生成的代碼的編輯版本部署到目標平臺。實際上，所需的編輯主要限于刪除引用由 TES 工具識別但目標系統(tǒng)中不需要的硬件組件的函數(shù)調(diào)用。 SDK 架構包括 ADRV9001 庫和開發(fā)人員硬件之間的硬件抽象層 (HAL) 接口，因此開發(fā)人員只需提供為其特定硬件實現(xiàn) HAL 接口代碼的自定義代碼。因此，開發(fā)人員可以快速從使用 Analog Devices 卡和 AMD 板的評估轉(zhuǎn)向針對其自定義目標環(huán)境的開發(fā)。

　　結論

　　ADEF 應用在日益復雜的信號環(huán)境中面臨著越來越大的挑戰(zhàn)。除了滿足更廣泛頻率范圍內(nèi)更高性能的需求外，開發(fā)人員還需要降低 SWaP 以支持這些應用程序遷移到電池供電系統(tǒng)。使用 Analog Devices 的高度集成收發(fā)器，開發(fā)人員可以實施 SDR 解決方案，以更有效地滿足這些要求。