本發(fā)明提供一種串化器.于一實(shí)施例中,該串化器依據(jù)一全擺幅時(shí)脈及無(wú)噪聲的一差動(dòng)時(shí)脈轉(zhuǎn)換一并列輸入數(shù)據(jù)為一串列輸出數(shù)據(jù),包括多個(gè)并入串出移位暫存器,多個(gè)電流型邏輯D型正反器,以及至少一多工器.這些并入串出移位暫存器自該并列輸入數(shù)據(jù)的多個(gè)輸入位元中分別接收部份輸入位元,并依據(jù)該全擺幅時(shí)脈串列化這些部份輸入位元,以產(chǎn)生多個(gè)第一中間數(shù)據(jù).這些電流型邏輯D型正反器依據(jù)無(wú)噪聲的該差動(dòng)時(shí)脈分別鎖定儲(chǔ)存這些第一中間數(shù)據(jù),以產(chǎn)生多個(gè)第二中間數(shù)據(jù).該至少一多工器依據(jù)無(wú)噪聲的該差動(dòng)時(shí)脈交錯(cuò)這些第二中間數(shù)據(jù)以產(chǎn)生該串列輸出數(shù)據(jù).