現(xiàn)代單芯片解決方案的機(jī)頂盒一般集成有CPU、解復(fù)用、音頻視頻解碼、二維圖形處理、編碼和外設(shè)端口等模塊。為節(jié)省芯片面積、這些獨(dú)立部分是通過總線方式連接在一起的。改進(jìn)系統(tǒng)的性能，通常是提高CPU的速度、增強(qiáng)二維乃至三維圖形的處理能力、增加外設(shè)端口的接口數(shù)目和類別等方面著手，從而從總體上提高系統(tǒng)的交互處理能力。但由于視頻解復(fù)用器和音頻視頻解碼器對存取數(shù)據(jù)總線實(shí)時(shí)性要求嚴(yán)格，增加了CPU處理等待時(shí)間，形成了所謂的總線瓶頸。有關(guān)測試表明，總線瓶頸使得CPU的執(zhí)行指令等待時(shí)間達(dá)到了76%，這種單純依靠提高CPU性能來克服處理能力不足的方式，并不能提高性價(jià)比，而改善總線瓶頸可以通過改進(jìn)或增加系統(tǒng)互聯(lián)總線來完成，但這必將增加芯片制造中互聯(lián)線的復(fù)雜度，從而增加成本。