原標題：一種降低失調(diào)影響的低噪聲帶隙基準電路

降低失調(diào)影響的低噪聲帶隙基準電路是集成電路領域的研究重點，以下從電路原理、失調(diào)影響、優(yōu)化方法等方面進行介紹：

電路原理

帶隙基準電路的目的是產(chǎn)生一個對溫度變化保持恒定的量。由于雙極型晶體管的基極電壓VBE，其溫度系數(shù)在室溫（300K）時大約為 -2.2mV/K，而2個具有不同電流密度的雙極型晶體管的基極 - 發(fā)射極電壓差VT，在室溫時的溫度系數(shù)為 +0.086mV/K，由于VT與VBE的電壓溫度系數(shù)相反，將其乘以合適的系數(shù)后，再與前者進行加權，從而在一定范圍內(nèi)抵消VBE的溫度漂移特性，得到近似零溫度漂移的輸出電壓VREF。

失調(diào)影響

• 失調(diào)產(chǎn)生原因：由于在集成電路制造過程中不可避免會存在工藝偏差，即使在設計時完全對稱的輸入晶體管對，在制作完成后也會出現(xiàn)不對稱的現(xiàn)象，由此產(chǎn)生了運放輸入為“零”而輸出不為“零”的現(xiàn)象，該現(xiàn)象通常稱為“失調(diào)”。同時，運放中各個MOS管產(chǎn)生的熱噪聲和閃爍噪聲，也會極大地影響運放的鉗位效果。

• 失調(diào)影響后果：在帶隙基準電路中，考慮運放失調(diào)電壓和噪聲電壓之后的輸出電壓會發(fā)生變化。運放輸入端的失調(diào)和噪聲到輸出端的電壓增益較大，會在輸出端引入較大的誤差。例如，傳統(tǒng)帶隙基準結構中運算放大器的失調(diào)電壓和等效輸入噪聲電壓以極大的倍數(shù)放大至帶隙基準電壓輸出端，嚴重惡化了基準輸出電壓的噪聲和穩(wěn)定性。

優(yōu)化方法

• 電路結構優(yōu)化：基于經(jīng)典的帶隙基準電路原理，通過優(yōu)化電路結構和采用寄生NPN晶體管，提出一種可以降低運放失調(diào)電壓和等效輸入噪聲影響的低噪聲帶隙基準電路。利用運放鉗位流過晶體管的電流的比例，降低了運放失調(diào)電壓和等效輸入噪聲至帶隙輸出電壓的增益，實現(xiàn)了更穩(wěn)定的基準電壓輸出。

• 采用特定技術：

• 使用溫度補償器件：溫度是一個重要的影響因素，可以導致器件參數(shù)的變化。通過使用溫度補償器件，可以根據(jù)環(huán)境溫度的變化，自動調(diào)整電路參數(shù)，從而減小失調(diào)的影響。

• 采用差分方式：在一些基準電路中，可以使用差分方式來抵消失調(diào)的影響。差分電路具有很強的抗共模干擾和噪聲的能力，可以減小失調(diào)對基準電路的影響。

• 采用自校準技術：自校準技術是一種通過信號處理和反饋技術，實時檢測和校正失調(diào)的方法。通過對基準電路進行反饋調(diào)整，可以減小失調(diào)對基準電路的影響，提高其精度和穩(wěn)定性。

• 優(yōu)化電路布局和功率供應：電路布局和功率供應的穩(wěn)定性對基準電路的工作性能有很大影響。通過合理設計電路布局，減小不同部分之間的耦合和干擾，以及提供穩(wěn)定的功率供應，可以減小失調(diào)的影響。

• 選擇合適的器件和材料：選擇合適的器件和材料對基準電路的性能也有很大影響。例如，選擇低漂移的元器件和材料，可以減小失調(diào)的影響。

• 優(yōu)化工藝和制造過程：優(yōu)化工藝和制造過程是減小失調(diào)的重要手段。通過提高生產(chǎn)工藝的穩(wěn)定性和精度，可以減小失調(diào)的產(chǎn)生。