您現(xiàn)在的位置：首頁 > 電子資訊 >業(yè)界動態(tài) > UMC 和 Cadence 合作開發(fā) 22ULP/ULL 工藝節(jié)點的模擬/混合信號流程

UMC 和 Cadence 合作開發(fā) 22ULP/ULL 工藝節(jié)點的模擬/混合信號流程

來源： eetasia

2022-08-29

類別：業(yè)界動態(tài)

拍明芯城

原標題：UMC 和 Cadence 合作開發(fā) 22ULP/ULL 工藝節(jié)點的模擬/混合信號流程

UMC（United Microelectronics Corporation，聯(lián)華電子）和Cadence Design Systems在模擬/混合信號（AMS）設計流程方面針對22ULP/ULL工藝節(jié)點展開了深入的合作。以下是關于這次合作的一些關鍵信息：

合作目標：
-UMC和Cadence共同的目標是為22ULP（超低功耗）和22ULL（超低漏電）工藝節(jié)點提供優(yōu)化的模擬/混合信號設計流程。
技術認證：
-Cadence的AMS設計流程已經獲得UMC的22ULP與22ULL制程認證，這意味著該流程能夠充分利用UMC的先進制程技術。
優(yōu)化特點：
-該流程可以優(yōu)化制程效率，縮短設計時間，加速5G、物聯(lián)網和顯示等應用設計開發(fā)。
-與28納米制程相比，UMC的22納米制程能夠再縮減10%的晶粒面積，并擁有更佳的功率性能以及強化的射頻性能。

流程組成：
-Cadence AMS流程包括VirtuosoR平臺（支持原理圖編輯、模擬設計環(huán)境ADE和布局XL工具），SpectreR AMS Designer（結合Spectre X Simulator和Xcelium Logic Simulation引擎的功能），以及Voltus-Fi定制化電源完整性解決方案等。
設計支持：
-該流程提供集成可靠度接口（URI），確保在22納米制程設計時的電路可靠度及使用壽命。
-設計流程還提供示范電路，使用戶在設計時能夠靈活套用，提高設計效率與精確性。
市場影響：
-UMC和Cadence的合作，為UMC 22ULP與22ULL制程技術的芯片客戶提供業(yè)界領先的可靠與高效率的流程方案，并獲得設計上定制化的支持。
-這有助于客戶提升生產力，并快速完成全芯片設計定案，增進芯片設計的速度與效率。
未來發(fā)展：
-隨著5G、物聯(lián)網和顯示等技術的不斷發(fā)展，對于低功耗、高性能的芯片需求將持續(xù)增長。UMC和Cadence的合作將持續(xù)推動這一領域的創(chuàng)新與發(fā)展。