作者：Bill Schweber

　　時鐘振蕩器通過調(diào)節(jié)系統(tǒng)組件的速度來提供現(xiàn)代電路的定時心跳。隨著系統(tǒng)速度增加到數(shù)百兆赫 (MHz) 甚至更高，這些時鐘必須更快并提供非常低的抖動(通常低于 100 飛秒 (fs))，以維持系統(tǒng)性能。盡管溫度和電壓發(fā)生變化，它們還必須隨著時間的推移保持其低抖動規(guī)格。

　　一些抖動是由信號路徑噪聲和失真引起的，使用時鐘恢復(fù)和重定時技術(shù)可以在一定程度上減少抖動。然而，時鐘源(通常是振蕩器)也會產(chǎn)生抖動。這是由于各種物理現(xiàn)象造成的，包括熱噪聲、工藝缺陷、電源噪聲、進入時鐘振蕩器的其他外部噪聲、材料應(yīng)力以及許多其他微妙因素。無論來源如何，設(shè)計人員都應(yīng)盡一切可能最大限度地減少固有時鐘抖動，因為缺陷是不可逆的。

　　本文從不同角度討論抖動問題。然后介紹Abracon LLC的不同時鐘振蕩器，并展示如何通過將時鐘振蕩器性能與應(yīng)用相匹配來最大程度地減少抖動。

　　抖動基礎(chǔ)知識

　　時鐘抖動是時鐘沿與其理想時間位置的偏差。這種抖動會影響時鐘信號調(diào)速的數(shù)據(jù)信號傳輸?shù)亩〞r精度和準確度，從而導(dǎo)致接收器解碼/解調(diào)電路或其他系統(tǒng) IC 的信噪比 (SNR) 下降。這會導(dǎo)致更高的誤碼率 (BER)、增加重傳并降低有效數(shù)據(jù)吞吐量。

　　鑒于時鐘抖動的重要性，在通過電纜、連接器或電路板將信號從發(fā)射源傳遞到接收器的系統(tǒng)中，時鐘抖動被廣泛分析。根據(jù)應(yīng)用的不同，它可以通過多種方式來表征，包括周期抖動、周期抖動和長期抖動(圖 1)。

　　圖 1：術(shù)語“抖動”包含許多時序變化，包括周期抖動、周期抖動和長期抖動。 (圖片來源：VLSI宇宙)

　　周期間抖動表示兩個連續(xù)周期內(nèi)時鐘周期的變化，與隨時間變化的頻率變化無關(guān)。

　　周期抖動是任何時鐘周期相對于其平均周期的偏差。它是理想時鐘周期與實際時鐘周期之間的差異，可以指定為均方根 (RMS) 周期抖動或峰峰值周期抖動。

　　長期抖動是指時鐘沿在較長時間內(nèi)與其理想位置的偏差。這有點類似于漂移。

　　抖動可能會破壞用于實現(xiàn)低 BER 數(shù)據(jù)恢復(fù)的其他子功能、組件或系統(tǒng)所使用的時序，或者同步系統(tǒng)中的存儲元件或處理器等組件的速度。在圖 2 的眼圖中可以看出，位時序中交叉點的加寬。

　　圖 2：在眼圖中，抖動被視為數(shù)據(jù)流中關(guān)鍵時序交叉點的擴大。 (圖片來源：Kevin K. Gifford/科羅拉多大學(xué))

　　對于串行數(shù)據(jù)鏈路，接收端的電路必須嘗試重新建立自己的時鐘，以實現(xiàn)最佳的數(shù)據(jù)流解碼。為此，它必須同步并鎖定源時鐘，通常使用鎖相環(huán) (PLL)。抖動會影響系統(tǒng)精確執(zhí)行此操作的能力，從而損害其以低 BER 恢復(fù)數(shù)據(jù)的能力。

　　請注意，抖動可以在時域和頻域中測量;兩者都是對同一現(xiàn)象同樣有效的觀點。相位噪聲是振蕩器信號周圍噪聲頻譜的頻域視圖，而抖動是振蕩器周期定時精度的時域度量。

　　抖動測量可以用多種方式表示。通常使用“10 皮秒抖動”(ps) 等時間單位來引用。均方根 (RMS) 相位抖動是從相位噪聲(頻域)測量得出的時域參數(shù)。抖動有時也稱為相位抖動，這可能會造成混淆，但它仍然是時域抖動參數(shù)。

　　隨著鏈路工作頻率及其時鐘從幾十 MHz 加速到數(shù)百 MHz 甚至更高，時鐘源上允許的抖動降低到大約 100 fs 或更小。這些頻率適用于光模塊、云計算、網(wǎng)絡(luò)和高速以太網(wǎng)，所有這些功能和應(yīng)用都需要 100 至 212/215 MHz 之間的載波頻率以及高達 400 Gbps 的數(shù)據(jù)速率。

　　管理水晶

　　創(chuàng)建穩(wěn)定、一致、頻率準確的時鐘信號的最常見方法是使用石英晶體振蕩器。相關(guān)的振蕩器電路支持晶體。有許多這樣的電路系列，每個系列都有不同的權(quán)衡。自 20 世紀 30 年代以來，晶體一直被用于中頻(300 kHz 至 3 MHz)和高頻(3 至 30 MHz)RF 頻段的無線電通信。

　　一種廣泛使用的生成低抖動時鐘的方法是使用基于 PLL 的架構(gòu)的多種變體之一。例如，Abracon 的 AX5 和 AX7 ClearClock? 系列中的器件分別采用 5 × 3.2 毫米 (mm) 和 5 × 7 mm 封裝，并使用先進的 PLL 技術(shù)來實現(xiàn)卓越的低抖動性能(圖 3)。

　　圖 3：Abracon AX5 和 AX7 時鐘振蕩器使用多種基于 PLL 的設(shè)計之一，但進行了細微的增強以最大限度地減少抖動。 (圖片來源：Abracon)

　　除了工作頻率和振蕩器設(shè)計之外，抖動性能還受到振蕩器核心石英晶體物理尺寸的影響。隨著晶體尺寸的減小，提供卓越的 RMS 抖動性能變得更具挑戰(zhàn)性。

　　對于 100 至 200 MHz 頻段且外形尺寸小于基于 PLL 的 AX5 和 AX7 器件的時鐘解決方案，需要一種新的振蕩器架構(gòu)。這些對較小尺寸的要求通常與最新一代的光收發(fā)器和模塊相關(guān)。有四種既定方法可設(shè)計 100 至 200 MHz 范圍內(nèi)的時鐘振蕩器：

　　使用帶有倒置臺面石英毛坯的石英振蕩器作為諧振器元件

　　使用帶有三次泛音石英坯的石英振蕩器作為諧振器元件

　　使用基于低于 50 MHz、三次泛音/基波模式石英坯的振蕩器環(huán)路，或低于 50 MHz 的溫度補償晶體振蕩器，并與整數(shù)或小數(shù)模式 PLL IC 配合使用

　　使用基于 50 MHz 以下微機電系統(tǒng) (MEMS) 諧振器的振蕩器環(huán)路，并與整數(shù)或小數(shù)模式 PLL IC 配合使用

　　選項 1 不提供最佳的 RMS 抖動性能，也不是最具成本效益的解決方案。選項 3 變得復(fù)雜且存在性能缺陷，而選項 4 的 MEMS 諧振器方法不滿足 200 fs 最大 RMS 抖動的主要性能標準。相比之下，方案2使用優(yōu)化設(shè)計的三次泛音石英毛坯，并考慮到電極的幾何形狀和切割角度的優(yōu)化。這種組合在成本、性能和尺寸方面都是最佳的。

　　利用這種方法，Abracon 開發(fā)了“第三泛音”ClearClock 解決方案(圖 4)。這些器件采用更安靜的架構(gòu)，可在小至 2.5 × 2.0 x 1.0 mm 的微型封裝中實現(xiàn)卓越的超低 RMS 抖動性能和極高的能效。

　　圖 4：Abracon 的“第三泛音”ClearClock 解決方案使用更安靜的架構(gòu)來提高整體性能和能源效率。 (圖片來源：Abracon)

　　在該方案中，對三次泛音晶體毛坯的精心設(shè)計，以及對所需載波信號的適當濾波和“捕獲”，確保了在所需載波頻率下出色的 RMS 抖動性能。

　　該架構(gòu)不使用典型的 PLL 方法，因此沒有上變頻。因此，不需要標準的PLL分數(shù)或整數(shù)乘法，并且最終的輸出頻率與三次泛音石英晶體的諧振頻率具有一一對應(yīng)的相關(guān)性。由于沒有小數(shù)或整數(shù)乘法，因此簡化了設(shè)計，并以盡可能小的尺寸實現(xiàn)了最小的抖動。

　　實際規(guī)格和性能

　　時鐘振蕩器不僅僅是晶體及其模擬電路。它們包括緩沖，以確保振蕩器輸出負載及其短期和長期變化不會影響裝置的性能。它們還支持各種差分數(shù)字邏輯輸出電平，以實現(xiàn)電路兼容性。這種兼容性消除了對外部邏輯電平轉(zhuǎn)換 IC 的需要。這種 IC 會增加成本、占地面積和抖動。

　　由于時鐘振蕩器用于具有不同軌電壓的多種不同應(yīng)用，因此必須提供各種電源電壓，例如 +1.8V、+2.5V 或 +3.3V，以及通常從 2.25 到 2.25V 的自定義值。 3.63伏。它們還必須具有不同的輸出格式選項，例如低壓正/偽發(fā)射極耦合邏輯 ( LVPECL ) 和低壓差分信號 (LVDS) 以及其他格式。

　　通過查看兩個晶體時鐘振蕩器系列(AK2A 和 AK3A)，可以了解通過對材料、設(shè)計、架構(gòu)和測試的深入理解和集成可以實現(xiàn)什么。這兩個系列很相似，其顯著差異在于大小和最大頻率。

　　AK2A系列：該系列晶體振蕩器的標稱頻率為 100 至 200 MHz，工作電壓為 2.5 V、3.3 V 和 2.25 至 3.63 V，具有 LVPECL、LVDS 和 HCSL 差分輸出邏輯。

　　所有系列成員都具有相似的性能，包括低 RMS 抖動。例如，AK2ADDF1-100.000T是一款 100.00 MHz、3.3 V 器件，具有 LVDS 輸出和 160.2 fs 的 RMS 抖動(圖 5)。其頻率穩(wěn)定性非常出色，在整個溫度范圍內(nèi)優(yōu)于 ±15 ppm，并且采用六引線表面貼裝器件 (SMD) 封裝，尺寸為 2.5 × 2.0 × 1.0 mm。

　　圖 5：AK2ADDF1-100.000T(一款具有 LVDS 輸出的 3.3 V、100 MHz 器件)的抖動顯示為 160 fs。 (圖片來源：Abracon)

　　然而，隨著時鐘頻率的增加，抖動必須減少才能維持系統(tǒng)級性能。對于AK2ADDF1-156.2500T(156.25 MHz LVDS 振蕩器)，典型 RMS 抖動降至 83 fs。

　　AK3A系列： AK3A系列中的器件比 AK2A 系列中的器件稍大，占位面積為 3.2 × 2.5 × 1.0 mm(圖 6)。目前已有多個版本，頻率指定為 212.5 MHz，略高于 AK2A 系列的 200 MHz 限制。

　　圖6：AK3A(右)晶體振蕩器比AK2A系列(左)稍長、稍寬; AK2A 版本的頻率高達 212.5 MHz，而 AK2A 的頻率為 200 MHz。 (圖片來源：Abracon)

　　該 AK3A 器件的總體規(guī)格與相應(yīng) AK2A 系列成員的規(guī)格類似。例如，AK3ADDF1-156.2500T3是一款 156.25 MHz LVDS 振蕩器，其典型 RMS 抖動為 81 fs，略優(yōu)于 AK2A 系列的相應(yīng)成員。

　　這兩個系列的抖動因工作頻率、工作電壓、封裝尺寸和輸出選擇而異。

　　其他現(xiàn)實世界的考慮因素

　　僅在出廠當天就達到規(guī)格要求的時鐘振蕩器是不夠的。與所有組件一樣，尤其是模擬和無源組件，這些振蕩器會由于組成材料的老化和內(nèi)部應(yīng)力而隨著時間的推移而發(fā)生漂移。

　　這一現(xiàn)實對于高性能時鐘振蕩器來說尤其具有挑戰(zhàn)性，因為沒有方便或簡單的方法通過添加軟件或巧妙的電路來糾正或補償這種漂移。然而，有一些方法可以減輕漂移的影響。其中包括最終用戶為了加速振蕩器老化而進行的長時間老化，或者在恒溫箱控制的外殼中使用溫度穩(wěn)定的振蕩器。前者耗時且對供應(yīng)鏈構(gòu)成挑戰(zhàn)，而后者則體積龐大、成本高昂且耗電。

　　Abracon 的 ClearClock 系列認識到老化是一個關(guān)鍵參數(shù)，因此在 10 至 20 年的整個最終產(chǎn)品壽命內(nèi)提供嚴格、全面的頻率精度。 Abracon 確保在此期間遵守優(yōu)于 ±50 ppm 的頻率穩(wěn)定性。這是通過仔細選擇和制造三次泛音晶體并將其調(diào)節(jié)以滿足 -20°C 至 +70°C 范圍內(nèi) ±15 ppm 穩(wěn)定性以及 -40°C 至 +85°C 范圍內(nèi) ±25 ppm 穩(wěn)定性來實現(xiàn)的。

　　一如既往，工程就是要進行權(quán)衡。與前代系列(分別為第一代 AK2 和 AX3)相比，Abracon AK2A 和 AK3A 系列通過使用下一代(第二代)振蕩器 ASIC 提供了改進的抖動噪聲性能，從而確保了超低 RMS 抖動性能。

　　這一改進是以功耗略有增加為代價實現(xiàn)的。最大電流消耗從第一代的 50 毫安 (mA) 增加到第二代的 60 毫安，盡管低壓器件的運行電流約為該值的一半。因此，第二代 ClearClock 振蕩器可提供超低 RMS 抖動，同時仍保持低功耗。

　　結(jié)論

　　定時振蕩器是數(shù)據(jù)鏈路或時鐘功能的心跳，其精度、抖動和穩(wěn)定性是實現(xiàn)所需系統(tǒng)級性能(包括高 SNR 和低 BER)的關(guān)鍵參數(shù)。通過創(chuàng)新的材料選擇和架構(gòu)可以實現(xiàn)更高的時鐘頻率，以滿足行業(yè)及其各種標準要求的嚴格性能規(guī)范。 Abracon AK2A 和 AK3A 系列采用每邊僅幾毫米的 SMD 封裝，在 100 至 200 MHz 范圍內(nèi)抖動低于 100 fs。