您現(xiàn)在的位置: 首頁 > 標(biāo)簽 > 解碼協(xié)處理器
解碼協(xié)處理器
解碼協(xié)處理器
相關(guān)文章 : 1篇 瀏覽 : 4次

視頻解碼協(xié)處理器的設(shè)計.協(xié)處理器中包含幀間預(yù)測,幀內(nèi)預(yù)測,IDCT和加權(quán)預(yù)測等模塊.在133 MHz的時鐘頻率下,此協(xié)處理器解碼一個720×480的P幀需要9.2 ms.使用Design Compiler綜合結(jié)果顯示需要90k門左右,其中包括1Kbyte Ram.此協(xié)處理器可以很方便地集成到基于ARM的SoC設(shè)計中,經(jīng)過一些接口的改動也可以集成到基于其他處理器的SoC中.