機載TM總線接口設計方案

引言

TM（Test and Maintenance，測試與維護）總線是用于電子設備的子系統(tǒng)和模塊的測試、診斷與維護的標準底板總線，是針對模塊和子系統(tǒng)而提出的一項新的檢測技術。在第四代戰(zhàn)機如F-22中，TM總線已得到廣泛應用。本文旨在詳細介紹一種機載TM總線接口的設計方案，包括優(yōu)選元器件的選型、器件作用、選擇理由以及元器件在方案中的功能，并生成相應的電路框圖。

系統(tǒng)概述

TM總線采用主從式工作方式，系統(tǒng)中存在一個TM總線主設備和多個TM總線從設備。從設備在主設備的命令下工作，測試數(shù)據(jù)通過主/從模塊的控制器經(jīng)USB接口進行數(shù)據(jù)傳輸、采集、處理后，送入計算機。各模塊通過TM總線控制器掛接到TM總線上，系統(tǒng)硬件設計包括總線控制器、USB接口平臺及PC連接幾個部分。

優(yōu)選元器件選型及理由

TM總線控制器

選型：可編程邏輯器件（FPGA）

理由：FPGA具有高度的靈活性和可編程性，能夠根據(jù)TM總線協(xié)議的要求進行定制設計。它可以實現(xiàn)復雜的邏輯功能，如數(shù)據(jù)串/并格式轉(zhuǎn)換、奇偶校驗檢查、命令譯碼等，滿足TM總線接口對高性能、高可靠性的要求。

功能：FPGA在TM總線接口中作為主/從一體化TM總線控制器，負責接收和發(fā)送TM總線上的數(shù)據(jù)，執(zhí)行命令譯碼，并將處理后的數(shù)據(jù)通過USB接口傳輸?shù)缴衔粰C。

USB接口芯片

選型：ISP1581

理由：ISP1581是Philips公司的高速USB接口芯片，符合USB2.0規(guī)范。它內(nèi)部集成了數(shù)據(jù)收發(fā)器、串行接口引擎（SIE）、并行接口引擎（PIE）、FIFO存儲器（8KB）、存儲管理單元（MMU）、微控制器接口和DMA（直接內(nèi)存訪問）管理器，功能強大且易于使用。其外部電路接口簡單，且內(nèi)部不帶有微控制器，需外接，方便與FPGA等其他器件進行連接。

功能：ISP1581在TM總線接口中負責實現(xiàn)USB接口與FPGA之間的數(shù)據(jù)傳輸。它通過16位數(shù)據(jù)總線與FPGA相連，接收FPGA處理后的數(shù)據(jù)，并將其轉(zhuǎn)換為USB格式的數(shù)據(jù)傳輸?shù)缴衔粰C。同時，它也能接收上位機通過USB接口發(fā)送的數(shù)據(jù)，并將其轉(zhuǎn)換為FPGA可識別的格式。

微控制器

選型：AT89C52單片機

理由：AT89C52單片機是一種常用的8位微控制器，具有低功耗、高性能、易于編程等特點。它能夠與ISP1581等USB接口芯片進行良好的配合，實現(xiàn)數(shù)據(jù)的DMA傳輸和控制。此外，AT89C52單片機還具有豐富的外設接口和中斷系統(tǒng)，方便與其他器件進行連接和通信。

功能：AT89C52單片機在TM總線接口中負責控制數(shù)據(jù)的DMA傳輸。它與ISP1581通過高速并行接口進行通信，當FPGA的FIFO滿標志為1時，單片機給ISP1581發(fā)送請求有效信號、寫信號和寫周期信號，給FIFO發(fā)送讀請求信號和讀周期信號。當讀出的數(shù)據(jù)達到預定的數(shù)目時，單片機把ISP1581請求信號設置為無效，等待下一組存儲數(shù)據(jù)。

電路框圖

+----------------+									  +----------------+

|	  PC	   |									  |	 FPGA	   |

+----------------+									  +----------------+

	|													   |

	| USB接口											   | 16位數(shù)據(jù)總線

	|													   |

+----------------+									  +----------------+

|  ISP1581   |									  |   AT89C52   |

+----------------+									  +----------------+

	|													   |

	| 并行接口											   | 控制信號

	|													   |

+----------------+									  +----------------+

|   TIU	   |									  |   FIFO	   |

+----------------+									  +----------------+

	|													   |

	| TM總線											   | 數(shù)據(jù)存儲

	|													   |

+----------------+									  +----------------+

| 從設備1	  |									  | 從設備2	  |

+----------------+									  +----------------+

電路框圖說明：

• PC：上位機，負責接收和顯示TM總線接口傳輸?shù)臄?shù)據(jù)。

• FPGA：主/從一體化TM總線控制器，負責接收和發(fā)送TM總線上的數(shù)據(jù)，執(zhí)行命令譯碼，并與ISP1581進行數(shù)據(jù)傳輸。

• ISP1581：USB接口芯片，負責實現(xiàn)USB接口與FPGA之間的數(shù)據(jù)傳輸。

• AT89C52：微控制器，負責控制數(shù)據(jù)的DMA傳輸。

• TIU：傳輸接口單元，完成TM總線協(xié)議及實現(xiàn)主從模塊間的數(shù)據(jù)通信。

• FIFO：先進先出存儲器，用于緩存FPGA處理后的數(shù)據(jù)。

• 從設備1和從設備2：TM總線從設備，在主設備的命令下工作。

元器件功能詳細說明

FPGA

FPGA在TM總線接口中作為主/從一體化TM總線控制器，其核心功能包括：

• 數(shù)據(jù)接收與發(fā)送：通過TM總線接口接收從設備發(fā)送的數(shù)據(jù)，并將處理后的數(shù)據(jù)發(fā)送到上位機。

• 命令譯碼：對接收到的TM總線命令進行譯碼，確定需要執(zhí)行的操作。

• 數(shù)據(jù)格式轉(zhuǎn)換：實現(xiàn)數(shù)據(jù)串/并格式轉(zhuǎn)換，以滿足不同設備之間的數(shù)據(jù)傳輸要求。

• 奇偶校驗檢查：對接收到的數(shù)據(jù)進行奇偶校驗檢查，確保數(shù)據(jù)的正確性。

• 與ISP1581通信：通過16位數(shù)據(jù)總線與ISP1581進行數(shù)據(jù)傳輸，實現(xiàn)與上位機的通信。

ISP1581

ISP1581在TM總線接口中作為USB接口芯片，其核心功能包括：

• USB接口實現(xiàn)：提供符合USB2.0規(guī)范的USB接口，實現(xiàn)與上位機的連接。

• 數(shù)據(jù)收發(fā)：接收FPGA處理后的數(shù)據(jù)，并將其轉(zhuǎn)換為USB格式的數(shù)據(jù)傳輸?shù)缴衔粰C；同時接收上位機通過USB接口發(fā)送的數(shù)據(jù)，并將其轉(zhuǎn)換為FPGA可識別的格式。

• FIFO存儲器：內(nèi)部集成8KB的FIFO存儲器，用于緩存數(shù)據(jù)，提高數(shù)據(jù)傳輸效率。

• DMA管理器：支持DMA傳輸模式，減少CPU的干預，提高數(shù)據(jù)傳輸速度。

AT89C52

AT89C52在TM總線接口中作為微控制器，其核心功能包括：

• DMA傳輸控制：控制數(shù)據(jù)的DMA傳輸，提高數(shù)據(jù)傳輸效率。

• 中斷處理：響應FPGA等器件產(chǎn)生的中斷信號，及時處理數(shù)據(jù)傳輸過程中的各種事件。

• 外設接口：提供豐富的外設接口，方便與其他器件進行連接和通信。

• 程序控制：運行固件程序，實現(xiàn)TM總線接口的各種功能。

TIU

TIU在TM總線接口中作為傳輸接口單元，其核心功能包括：

• TM總線協(xié)議實現(xiàn)：完成TM總線協(xié)議的實現(xiàn)，確保主從設備之間的正常通信。

• 數(shù)據(jù)通信：實現(xiàn)主從模塊間的數(shù)據(jù)通信，包括數(shù)據(jù)的發(fā)送和接收。

• 狀態(tài)機控制：通過鏈路層狀態(tài)機控制命令的接收和應答的傳送。

• 錯誤處理：對通信過程中出現(xiàn)的錯誤進行處理和報告。

FIFO

FIFO在TM總線接口中作為先進先出存儲器，其核心功能包括：

• 數(shù)據(jù)緩存：緩存FPGA處理后的數(shù)據(jù)，提高數(shù)據(jù)傳輸?shù)倪B續(xù)性和穩(wěn)定性。

• 讀寫控制：根據(jù)FPGA和AT89C52的控制信號進行數(shù)據(jù)的讀寫操作。

• 容量管理：管理FIFO的存儲容量，確保不會出現(xiàn)數(shù)據(jù)溢出或丟失的情況。

方案實施步驟

硬件設計

1. FPGA設計：根據(jù)TM總線協(xié)議的要求，使用VHDL或Verilog HDL等硬件描述語言設計FPGA的邏輯功能。

2. USB接口設計：選擇ISP1581作為USB接口芯片，設計其與FPGA之間的連接電路。

3. 微控制器設計：選擇AT89C52作為微控制器，設計其與ISP1581之間的連接電路，并編寫固件程序?qū)崿F(xiàn)DMA傳輸控制等功能。

4. TIU設計：設計TIU的電路結構，實現(xiàn)TM總線協(xié)議及數(shù)據(jù)通信功能。

5. FIFO設計：選擇合適的FIFO存儲器芯片，設計其與FPGA和AT89C52之間的連接電路。

軟件設計

1. FPGA固件開發(fā)：編寫FPGA的固件程序，實現(xiàn)數(shù)據(jù)接收與發(fā)送、命令譯碼、數(shù)據(jù)格式轉(zhuǎn)換等功能。

2. USB固件開發(fā)：編寫ISP1581的固件程序，實現(xiàn)USB接口的數(shù)據(jù)收發(fā)、FIFO存儲管理等功能。

3. AT89C52固件開發(fā)：編寫AT89C52的固件程序，實現(xiàn)DMA傳輸控制、中斷處理等功能。

4. 上位機軟件開發(fā)：編寫上位機軟件，實現(xiàn)與TM總線接口的通信、數(shù)據(jù)顯示等功能。

測試與驗證

1. 功能測試：對TM總線接口的各項功能進行測試，確保其能夠正常工作。

2. 性能測試：測試TM總線接口的數(shù)據(jù)傳輸速度、穩(wěn)定性等性能指標，確保其滿足設計要求。

3. 兼容性測試：測試TM總線接口與不同型號和品牌的上位機、從設備之間的兼容性。

4. 可靠性測試：對TM總線接口進行長時間運行測試，確保其具有較高的可靠性。

結論

本文詳細介紹了一種機載TM總線接口的設計方案，包括優(yōu)選元器件的選型、器件作用、選擇理由以及元器件在方案中的功能，并生成了相應的電路框圖。通過該設計方案，可以實現(xiàn)TM總線接口的高效、穩(wěn)定、可靠運行，滿足機載航空電子系統(tǒng)對測試與維護總線的需求。未來，隨著航空電子技術的不斷發(fā)展，TM總線接口的設計方案也將不斷優(yōu)化和完善，以適應更加復雜和嚴苛的應用環(huán)境。